최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0523174 (1995-09-05) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 21 인용 특허 : 19 |
The embodiments of the present invention allow the formation of interconnect and vias without forming via veils or excessive thinning of vias. Conductive members (52, 54, 56, 58) are formed with a pattern generally corresponding to the shape of interconnects. A lower intermetallic insulating layer (
A process for forming a semiconductor device comprising the steps of: forming a conductive layer over a semiconductor substrate; patterning the conductive layer for a first time to remove an entire thickness of the conductive layer; forming a first insulating layer over the conductive layer after th
※ AI-Helper는 부적절한 답변을 할 수 있습니다.