최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0479989 (1995-06-07) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 57 인용 특허 : 8 |
A semiconductor device is disclosed which uses an embedded pillar 38 to prevent damage (e.g. dishing, smearing, overetching) to damascene conductors during fabrication, particularly where such conductors are relatively large. The device comprises an insulating layer 22 formed on a substrate 20 and h
A semiconductor device having a damascene metallization structure thereon, said structure comprising: an insulating layer formed on a substrate, said insulating layer having a substantially planar upper surface with a plurality of channels formed therein; at least one pillar formed within said chann
※ AI-Helper는 부적절한 답변을 할 수 있습니다.