최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0525448 (1995-09-08) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 50 인용 특허 : 13 |
A system and method for increasing clock edge transition speed and edge phase accuracy. A split clock buffer provides separate controls of a pull-up transistor and a pull-down transistor. The buffer is off (high impedance) between clock edge transitions. Clock edge transition speed is improved by av
A method for generating a clock edge from a clock buffer, the buffer receiving an input clock signal having a rising edge and a falling edge, the buffer including a first and second output transistor for generating an output clock signal, the method comprising the steps of: (a) detecting the rising
※ AI-Helper는 부적절한 답변을 할 수 있습니다.