$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Electronic package with multilevel connections 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/48
  • H01L-023/52
  • H01L-029/40
출원번호 US-0584757 (1996-01-11)
발명자 / 주소
  • Lewis Robert L. (Apalachin NY) Sebesta Robert D. (Endicott NY) Waits Daniel M. (Vestal NY)
출원인 / 주소
  • International Business Machines Corporation (Armonk NY 02)
인용정보 피인용 횟수 : 13  인용 특허 : 5

초록

A circuitized substrate for use in an electronic package wherein the substrate, e.g., ceramic, includes more than one conductive layer, e.g. , copper, thereon separated by a suitable dielectric material, e.g. , polyimide. Each layer includes its own conductive location(s) which are designed for bein

대표청구항

A circuitized substrate comprising: an electronic device including a substantially flat surface having first and second equal amount solder elements thereon; a dielectric substrate including an upper surface; a first circuit pattern on said upper surface and including at least one exposed contact lo

이 특허에 인용된 특허 (5)

  1. Brown Michael B. (Binghamton NY) Ebert William S. (Endicott NY) Olson Leonard T. (Endwell NY) Sloma Richard R. (Endicott NY), Electronic package with integrated distributed decoupling capacitors.
  2. Schaible Paul M. (Poughkeepsie NY) Suierveld John (San Jose CA), Method for forming conductive lines and vias.
  3. Kondoh You (Yokohama JPX) Saito Masayuki (Yokohama JPX) Togasaki Takasi (Yokohama JPX), Semiconductor flipchip packaging having a perimeter wall.
  4. Yamamura Keiji (Sakurai JPX) Yoshida Hirokazu (Osaka JPX), Structure for mounting a semiconductor device.
  5. Nishiguchi Masanori (Yokohama JPX) Miki Atsushi (Yokohama JPX), Substrate for packaging a semiconductor device.

이 특허를 인용한 특허 (13)

  1. Farnworth, Warren M., Energy beam patterning of protective layers for semiconductor devices.
  2. Winer Paul ; Livengood Richard H., Fiducial for aligning an integrated circuit die.
  3. Wang,Meng Jen; Liu,Chien; Huang,Tsan Sheng, Method for making flip chip on leadframe package.
  4. Winer Paul ; Livengood Richard H., Method of forming a fiducial for aligning an integrated circuit die.
  5. Balzer Peter Lynn ; Lewis Robert Lee ; Sebesta Robert David, Multilayered circuitized substrate and method of fabrication.
  6. Tsukagoshi Isao,JPX ; Matsuoka Hiroshi,JPX ; Hirosawa Yukihisa,JPX ; Mikami Yoshikatsu,JPX ; Dokochi Hisashi,JPX, Semiconductor device having a semiconductor chip electrically connected to a wiring substrate.
  7. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  8. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  9. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  10. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  11. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  12. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  13. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로