$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Package for a power semiconductor device 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H05K-007/20
출원번호 US-0381304 (1995-01-31)
우선권정보 KR-0013085 (1993-07-12)
발명자 / 주소
  • Kim Dong-Goo (Daejeon KRX) Song Min-Kyu (Daejeon KRX) Park Seong-Su (Daejeon KRX) Kang Seung-Goo (Daejeon KRX) Yoon Hyung-Jin (Daejeon KRX) Park Hyung-Moo (Daejeon KRX)
출원인 / 주소
  • Electronics and Telecommunications Research Institute (Daejeon-Shi KRX 03)
인용정보 피인용 횟수 : 6  인용 특허 : 12

초록

A package for a power semiconductor device is made using the method comprising the steps of preparing a lead frame including a blade or paddle for providing a semiconductor chip on a top surface thereof, tie bars for supporting said paddle, wherein said paddle being provided lower in horizontal surf

대표청구항

A package for accommodating a power semiconductor device comprising; a lead frame on which a power semiconductor chip is provided, said lead frame including a body, a paddle on which the power semiconductor chip is located, tie bars connected to both of the body and the paddle and arranged at opposi

이 특허에 인용된 특허 (12)

  1. Liang Louis H. (Los Altos CA), Apparatus for thermally coupling a heat sink to a leadframe.
  2. Leeb Karl-Erik (Djurhamn SEX), Circuit board having a lateral conductive pattern and shielded regions as well as a method of manufacturing such a board.
  3. Alvarez Juan M. (Medfield MA) Breit Henry F. (Attleboro MA) Levy Steven E. (Plainville MA) Hingorany Premkumar R. (Foxboro MA), Heat dissipating member for mounting a semiconductor device and electrical circuit unit incorporating the member.
  4. Maier Herbert (Heilbronn DEX), Method for making a semiconductor device by using capillary action to transport solder between different layers to be so.
  5. Grabbe ; Dimitry G., Method for packaging hermetically sealed integrated circuit chips on lead frames.
  6. Kalfus Martin A. (Scottsdale AZ), Method of producing a thermogenetic semiconductor device.
  7. Switky Andrew P. (Palo Alto CA) Mathew Ranjan J. (San Jose CA) Chia Chok J. (Campbell CA), O-ring package.
  8. Harding Ade\yemi S. K. (12513 Hunters Chase Dr. Austin TX 78729), Packaging arrangement for energy dissipating devices.
  9. Harding Ade\yemi S. K. (12513 Hunters Chase Dr. Austin TX 78729), Preformed packaging arrangement for energy dissipating devices.
  10. Farnworth Warren M. (Nampa ID), Semiconductor device structures cooled by Peltier junctions and electrical interconnect assemblies.
  11. Yamaguchi Tetsuji (Fukuoka JPX), Stress relief layer providing high thermal conduction for a semiconductor device.
  12. Heinen Katherine G. (Dallas TX) Gogue Brenda C. (Richardson TX) Breit Henry F. (Attleboro MA), Technique for enhancing adhesion capability of heat spreaders in molded packages.

이 특허를 인용한 특허 (6)

  1. Corisis David J., Lead frame including angle iron tie bar.
  2. Corisis David J., Lead frame including angle iron tie bar and method of making the same.
  3. Wang, Chin-Fa; Hsieh, Wan-Jung; Hsu, Yu-Mei, Leadframe and semiconductor package having downset baffle paddles.
  4. Corisis David J., Method of making lead frame including angle iron tie bar.
  5. Ichikawa Seiji,JPX ; Umemoto Takeshi,JPX ; Nishibe Toshiaki,JPX ; Sato Kazunari,JPX ; Tsubota Kunihiko,JPX ; Suga Masato,JPX ; Nishimura Yoshikazu,JPX ; Okahira Keita,JPX ; Miya Tatsuya,JPX ; Kitakog, Method of manufacturing a semiconductor device with a pair of radiating terminals and a plurality of lead terminals formed from a single lead frame.
  6. Veitschegger, William K.; Sauer, Scott, Method of mounting a component in an edge-plated hole formed in a printed circuit board.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로