최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0354380 (1994-12-12) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 28 인용 특허 : 0 |
An MPEG-2 decoder circuit achieves smaller circuit area, and hence lower cost, by using circuitry, including ROMs, designed to implement residue arithmetic to calculate discrete cosine transforms in a pipelined or iterative fashion. A variable-length decoder based on ROM-like PLAs parses the stream
A discrete cosine transform module for an integrated circuit for performing video decoding comprising: (a) a binary-to-residue converter having an output; (b) a residue-to-binary converter having an input; and (c) a plurality of multipliers configured to represent a plurality of stages of a pipeline
※ AI-Helper는 부적절한 답변을 할 수 있습니다.