$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Compounded power MOSFET 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-027/02
출원번호 US-0571766 (1995-12-13)
우선권정보 JP-0310152 (1994-12-14)
발명자 / 주소
  • Sakamoto Kozo (Hachioji JPX) Otaka Shigeo (Takasaki JPX) Takagawa Kyouichi (Isesaki JPX)
출원인 / 주소
  • Hitachi, Ltd. (Tokyo JPX 03)
인용정보 피인용 횟수 : 31  인용 특허 : 3

초록

Provided is a compounded power MOSFET which has a high positive and negative withstand voltages for the drain terminal relative to the source terminal, and can be formed on a single chip based on the conventional fabrication process of power MOSFETs. Power MOSFETs 10 and 11 have their drains connect

대표청구항

A compounded power MOSFET comprising a first MOSFET and a second MOSFET, with the drains of the MOSFETs being connected together, with the source of the first MOSFET being used for the source terminal, with the source of the second MOSFET being used for the drain terminal, and with the gate of the f

이 특허에 인용된 특허 (3)

  1. Denner Volkmar (Pfullingen DEX) Troelenberg Wolfgang (Reutlingen DEX) Brauchle Peter (Nehren DEX) Fox William-Neil (Gomaringen DEX) Davies Neil (Kusterdingen DEX), Monolithically integrated circuit.
  2. Kumagai Naoki (Matsumoto JPX) Ueno Katsunori (Matsumoto JPX), Semiconductor device and a method for the manufacture thereof.
  3. Miyazaki Yukio (Itami JPX), Semiconductor integrated circuit.

이 특허를 인용한 특허 (31)

  1. Bhattacharya,Dipankar; Kothandaraman,Makeshwar; Kriz,John C.; Morris,Bernard L., Buffer circuit with enhanced overvoltage protection.
  2. Nerone Louis R., Circuit with small package for mosfets.
  3. Hanaoka, Masayuki, Composite semiconductor device reducing malfunctions of power semiconductor element switching operation.
  4. Doffin, Hugues, Device for controlling a MOS transistor.
  5. Scott,Greg; Laraia,J. Marcos, Double-sided extended drain field effect transistor.
  6. Scott, Greg; Laraia, J. Marcos, Double-sided extended drain field effect transistor, and integrated overvoltage and reverse voltage protection circuit that uses the same.
  7. Abedinpour,Siamak; Kiaei,Sayfe, Integrated ZVS synchronous buck DC-DC converter with adaptive control.
  8. Sander Rainald,DEX ; Xu Chihao,DEX, Integrated circuit configuration for driving a power MOSFET with a load on the source side.
  9. Gruber, Berthold; Hehn, Lars, Integrated circuit having a predefined dielectric strength.
  10. Alfrey, Anthony J., Laser diode driver with adaptive compliance voltage.
  11. Elbanhawy, Alan, Method and circuit for reducing losses in DC-DC converters.
  12. Williams Richard K. ; Grabowski Wayne B., Method of forming vertical mosfet device having voltage clamped gate and self-aligned contact.
  13. Gillberg, James E., Monolithic low impedance dual gate current sense MOSFET.
  14. Gillberg, James E., Monolithic low impedance dual gate current sense MOSFET.
  15. Ohshima,Shunzou, Overcurrent detecting device.
  16. Williams Richard K., Power MOSFET having voltage-clamped gate.
  17. Takiguchi, Masaaki; Kawasaki, Katsuhisa, Power semiconductor device.
  18. Hsiao, Yuan Wen; Wu, Chang Ching; Huang, Chi-Chia; Hung, Der Ju, Power supply protection circuit.
  19. Hashitani, Masayuki; Yoshino, Hideo, Reference voltage generator having diode-connected depletion MOS transistors with same temperature coefficient.
  20. Petruzzi, Luca; Auer, Bernhard; Del Croce, Paolo; Ladurner, Markus, Reverse polarity protection for n-substrate high-side switches.
  21. Williams Richard K., Safety switch for lithium ion battery.
  22. Mochizuki, Keita; Nakashima, Kensuke; Korenari, Takahiro; Nakajima, Kouji, Semiconductor chip, semiconductor device and battery pack.
  23. Satou, Yukihiro; Hata, Toshiyuki, Semiconductor device.
  24. Satou, Yukihiro; Hata, Toshiyuki, Semiconductor device.
  25. Satou, Yukihiro; Hata, Toshiyuki, Semiconductor device.
  26. Satou, Yukihiro; Hata, Toshiyuki, Semiconductor device.
  27. Tonomura, Fumio; Ishii, Hideo; Ota, Tsuyoshi, Semiconductor device and method of manufacturing the same.
  28. Tonazzo, Enrico, Smart semiconductor switch.
  29. Banak, Michael Alan; Srinivasan, Vallangiman Venkataraman, System and method for fast-acting power protection.
  30. Takahashi Mitsuasa,JPX, Temperature detection method and circuit using MOSFET.
  31. Schrodinger, Karl; Stimma, Jaro, Temperature sensor and circuit configuration for controlling the gain of an amplifier circuit.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로