$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Serial-parallel digital signal processor

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-015/16
출원번호 US-0428817 (1995-04-24)
발명자 / 주소
  • Branco Richard G. (Westmont NJ) Monastra Edward J. (Voorhees NJ) Ovadia David J. (New York NY)
출원인 / 주소
  • Martin Marietta Corp. (Moorestown NJ 02)
인용정보 피인용 횟수 : 5  인용 특허 : 7

초록

A digital signal processor (24) includes a plurality of vector processors (212x), each of which is made up of a group of, for example, six signal processors (214x). Each signal processor includes Local 1 and Local 2 ports (201, 203), and the Local 1 port of one processor of a group is coupled by a p

대표청구항

An apparatus for processing signals in serial pipeline fashion or in parallel fashion through a plurality of processors, said apparatus comprising: first, second and third processors, each including an input port and an output port, for processing signals; first, second and third memories, for tempo

이 특허에 인용된 특허 (7)

  1. Dawes Robert L. (Allen TX), Adaptive processing system having an array of individually configurable processing components.
  2. Matuda Motohiko (Amagasaki JPX) Yuasa Taiichi (Toyohashi JPX), Arithmetic unit for SIMD type parallel computer.
  3. Fijany Amir (Sherman Oaks CA) Bejczy Antal K. (Pasadena CA), Highly parallel reconfigurable computer architecture for robotic computation having plural processor cells each having r.
  4. Omoda Koichiro (Sagamihara JPX) Tanaka Teruo (Hachioji JPX) Nakagoshi Junji (Tokyo JPX) Hamanaka Naoki (Tokyo JPX) Nagashima Shigeo (Hachioji JPX), Method and apparatus for transferring vector data between parallel processing system with registers & logic for inter-pr.
  5. Kassabov Nikola K. (Sofia BGX), Multimicroprocessor system.
  6. Tower Lee W. (Rancho Palos Verdes CA) Wagner Jeffrey A. (Rancho Palos Verdes CA) Benedict Douglas M. (Santa Monica CA), Multiple cluster signal processor architecture.
  7. Takase Masaya (Hyogo JPX), Signal processing apparatus in radar.

이 특허를 인용한 특허 (5)

  1. Oka, Masaaki; Ohba, Akio; Asano, Junichi; Naoi, Junichi; Kunimatsu, Atsushi; Amemiya, Jiro, Configuring selected component-processors operating environment and input/output connections based on demand.
  2. Le Trong Nguyen ; Heonchul Park ; Roney S. Wong ; Ted Nguyen ; Edward H. Yu, Execution unit for processing a data stream independently and in parallel.
  3. Hwang, Seung Wook; Seo, Dong Hwan; Sung, Myung Sik; Han, Seung Hoon, Method and server for assigning relative order to message by using vector clock and delivering the message based on the assigned relative order under distributed environment.
  4. Lippincott, Louis A., Programmable video processing and video storage architecture.
  5. Lippincott, Louis A., Programmable video processing and video storage architecture.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트