$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Fast accessible non-volatile semiconductor memory device 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G11C-011/24
출원번호 US-0395249 (1995-02-27)
우선권정보 JP-0064793 (1994-04-01)
발명자 / 주소
  • Matsuo Ryuichi (Hyogo JPX) Yamamoto Makoto (Hyogo JPX)
출원인 / 주소
  • Mitsubishi Denki Kabushiki Kaisha (Tokyo JPX 03)
인용정보 피인용 횟수 : 35  인용 특허 : 0

초록 ▼

A non-volatile SRAM cell (MC) includes floating gate type transistors (1a, 1b) arranged between power supply nodes (4a, 4b) and storage nodes (A, B), and flip-flops (2a, 2b) holding signal potentials of the storage nodes. The floating gate type transistor has a drain connected to the power supply no

대표청구항 ▼

A non-volatile memory device comprising: a plurality of memory cells arranged in a matrix of rows and columns, each of said plurality of memory cells including a pair of cross-coupled transistors connected such that said paired transistors latch signal potentials of first and second nodes receiving

이 특허를 인용한 특허 (35)

  1. Poplevine, Pavel; Ho, Ernes; Lin, Hengyang (James); Franklin, Andrew J., 4-transistor non-volatile memory cell with PMOS-NMOS-PMOS-NMOS structure.
    상세보기
  2. Behrends, Derick G.; Ehrenreich, Sebastian; Pille, Juergen; Wagner, Otto Martin, Design structure for improving performance of SRAM cells, SRAM cell, SRAM array, and write circuit.
    상세보기
  3. Chen Johnny ; Kuo Tiao-Hua ; Leong Nancy, Fast chip erase mode for non-volatile memory.
    상세보기
  4. Bhatia, Ajay, Memory cells with power switch circuit for improved low voltage operation.
    상세보기
  5. Kim, Chan-Kyung; Lee, Yun-Sang; Park, Chul-Woo; Hwang, Hong-Sun, Memory device, method of performing read or write operation and memory system including the same.
    상세보기
  6. Kirsch, Howard C., Method and system for accelerating coupling of digital signals.
    상세보기
  7. Kirsch, Howard C., Method and system for accelerating coupling of digital signals.
    상세보기
  8. Chishti, Sheikh Sabiq; Kirihata, Toshiaki; Rengarajan, Krishnan S.; Wehella-Gamage, Deepal, Method for defining a default state of a charge trap based memory cell.
    상세보기
  9. Poplevine,Pavel; Lum,Annie Li Keow; Lin,Hengyang; Franklin,Andrew J., Method of hot electron injection programming of a non-volatile memory (NVM) cell array in a single cycle.
    상세보기
  10. Poplevine, Pavel; Lum, Annie Li Keow; Cao, Andrew; Ho, Ernes, Method of making a non-volatile memory (NVM) cell structure and program biasing techniques for the NVM cell structure.
    상세보기
  11. Choi, Kyu Hyun, Method of manufacturing self-aligned non-volatile memory device.
    상세보기
  12. Behrends, Derick G.; Ehrenreich, Sebastian; Pille, Juergen; Wagner, Otto Martin, Method to improve performance of SRAM cells, SRAM cell, SRAM array, and write circuit.
    상세보기
  13. Choi,Kyu Hyun, Non-volatile DRAM and a method of making thereof.
    상세보기
  14. Choi, Kyu Hyun; Li, Sheau-suey, Non-volatile differential dynamic random access memory.
    상세보기
  15. Choi, Kyu Hyun, Non-volatile dynamic random access memory.
    상세보기
  16. Rao Kameswara K. ; Voogel Martin L., Non-volatile memory array using gate breakdown structure.
    상세보기
  17. Rao Kameswara K., Non-volatile memory array using single poly EEPROM in standard CMOS process.
    상세보기
  18. Poplevine,Pavel; Lum,Annie Li Keow; Cao,Andrew; Ho,Ernes, Non-volatile memory cell with improved programming technique and density.
    상세보기
  19. Poplevine, Pavel; Lum, Annie-Li-Keow; Lin, Hengyang (James); Franklin, Andrew J., Non-volatile memory cell with improved programming technique with decoupling pass gates and equalize transistors.
    상세보기
  20. Choi, Kyu Hyun, Non-volatile memory device.
    상세보기
  21. Inoue, Ayako; Tsumura, Kazuhiro, Non-volatile semiconductor memory device.
    상세보기
  22. Kato,Junichi; Nakayama,Masayoshi; Ozeki,Takao; Miyoshi,Asako; Hatakeyama,Shinichi, Non-volatile semiconductor memory device.
    상세보기
  23. Cuppens, Roger; Ditewig, Anthonie Meindert Herman, Non-volatile static memory cell.
    상세보기
  24. Choi, Kyu Hyun, Non-volatile static random access memory.
    상세보기
  25. Kang,Hee Bok; Ahn,Jin Hong, Nonvolatile semiconductor memory device.
    상세보기
  26. Kang,Hee Bok; Ahn,Jin Hong, Nonvolatile semiconductor memory device.
    상세보기
  27. Ogura, Taku; Mihara, Masaaki; Kawajiri, Yoshiki, Nonvolatile semiconductor memory using an adjustable threshold voltage transistor in a flip-flop.
    상세보기
  28. Konishi Masayuki,JPX, Over-erasure preventing device and method.
    상세보기
  29. Fujito,Masamichi; Nakamura,Yuko; Suzukawa,Kazufumi; Tanaka,Toshihiro; Shinagawa,Yutaka, Semiconductor integrated circuit, semiconductor non-volatile memory, memory card, and microcomputer.
    상세보기
  30. Suzuki,Toshikazu; Ishikura,Satoshi, Semiconductor memory.
    상세보기
  31. Sakata Toshikazu,JPX, Semiconductor memory device.
    상세보기
  32. Yamamoto, Yasue, Semiconductor memory device.
    상세보기
  33. Nakamura, Hiroshi; Imamiya, Kenichi; Takeuchi, Ken, Semiconductor memory device having a plurality of chips and capability of outputting a busy signal.
    상세보기
  34. Nagaoka, Hideaki, Semiconductor memory device with dual port memory cells.
    상세보기
  35. Foeste, Bernd, Test circuit arrangement.
    상세보기

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로