$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색도움말
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"

통합검색

도움말도움말
상세검색 다국어 입력

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

MyON담기
내보내기 페이스북 공유 카카오톡 공유

Frame synchronization circuit for digital communication system

특허상세정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판) H04L-007/00   
미국특허분류(USC) 375/368 ; 370/512
출원번호 US-0701532 (1996-08-26)
우선권정보 JP-0080205 (1992-04-02)
발명자 / 주소
  • Ohgane Shoji (Tokyo JPX)
출원인 / 주소
  • NEC Corporation (Tokyo JPX 03)
인용정보 피인용 횟수 : 14  인용 특허 : 0
초록
▼

A frame synchronization circuit which detects a frame synchronization bit allotted in a particular position within a receiving data string includes a shift register, a synchronization pattern detection circuit and a control circuit. The shift register receives and stores the receiving data string and outputs a parallel data string. The synchronization pattern detection circuit receives the parallel data string outputted from the shift register in synchronization with a clock signal and makes decisions simultaneously on the matching/non-matching of a para...

대표
청구항
▼

A frame synchronization circuit for use in an ISDN (Integrated Services Digital Network) primary rate interface, for detecting frame synchronization bits allotted in particular positions within a receiving data string, said frame synchronization circuit comprising: a shift register which receives and stores said receiving data string, and then outputs a parallel data string of 6 bits disposed in a 772 bit cycle within the receiving data string; and a synchronization pattern detection circuit which receives said parallel data string output from said shift...

이 특허를 인용한 특허 (14)

  1. Gummadi,Srikanth; Williams,Richard, Boundary detection using multiple correlations.
  2. Dhara Narendra K., Data frame synchronizer for serial communication system.
  3. Miwa Kenji,JPX, FM multiplex broadcasting receiver.
  4. Lin Chin-Sung ; Akiwumi-Assani Samuel O. ; Prasad Sanand, Fast sync-byte search scheme for packet framing.
  5. Aslanis James T. ; Chow Jacky S., Frame synchronization in multicarrier transmission systems.
  6. Aslanis, James T.; Chow, Jacky S., Frame synchronization in multicarrier transmission systems.
  7. James T. Aslanis ; Jacky S. Chow, Frame synchronization in muticarrier transmission systems.
  8. Lu, Yuchun; Li, Liang; Zhai, Suping; Zang, Dajun, Method and apparatus for determining forward error correction frame boundary, and decoding system.
  9. Nakajima Akira,JPX, Method and apparatus for synchronizing slot receiving data.
  10. He, Yin; Lin, Yi Fan; Liu, Yang; Yang, Hao, Method and system for detecting the frame boundary of a data stream received in forward error correction layer in the ethernet.
  11. Chow Jacky S., Protocol for transceiver initialization.
  12. Chow Jacky S., Protocol for transceiver initialization.
  13. Satoh, Keiji, TIME SYNCHRONIZATION SYSTEM, SATELLITE SYSTEM APPLIED TO THE TIME SYNCHRONIZATION SYSTEM, GROUND SYSTEM APPLIED IN THE TIME SYNCHRONIZATION SYSTEM, TIME SYNCHRONIZATION METHOD AND A COMPUTER-READABLE.
  14. Satoh,Keiji, Time synchronization system, satellite system applied to the time synchronization system, ground system applied in the time synchronization system, time synchronization method and a computer-readable.

IPC 상위 출원인