$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Integrated circuit package with a plurality of vias that are electrically connected to an internal ground plane and ther 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/12
출원번호 US-0575222 (1995-12-20)
발명자 / 주소
  • Palmer Mark J.
출원인 / 주소
  • Intel Corporation
대리인 / 주소
    Blakely, Sokoloff, Taylor & Zafman
인용정보 피인용 횟수 : 23  인용 특허 : 0

초록 ▼

An integrated circuit package which has vias that provide the dual function of electrically grounding an integrated circuit and removing heat generated by the circuit. The package has a bonding shelf extending from a base portion. The bonding shelf has a plurality of bonding pads that are connected

대표청구항 ▼

[ What is claimed is:] [1.] An electronic package for an integrated circuit, comprising:a package that has a bottom surface and a base portion that is adapted to support the integrated circuit;a plurality of surface pads located on said base portion of said package;a conductive plane located within

이 특허를 인용한 특허 (23)

  1. Moriyama, Shinji; Yamada, Tomio, Hybrid integrated circuit device and electronic device.
    상세보기
  2. Hashemi Hassan S., Leadless chip carrier design and structure.
    상세보기
  3. Hashemi, Hassan S., Leadless chip carrier design and structure.
    상세보기
  4. Megahed, Mohamed; Hashemi, Hassan S., Leadless chip carrier with embedded inductor.
    상세보기
  5. Hashemi, Hassan S., Leadless flip chip carrier design and structure.
    상세보기
  6. Sugahara Kenji,JPX, Manufacturing of semiconductor device.
    상세보기
  7. DiBene, II, Joseph Ted; Hartke, David H., Method and apparatus for providing power to a microprocessor with integrated thermal and EMI management.
    상세보기
  8. McShane, Michael B.; Hess, Kevin J.; Pelley, Perry H.; Stephens, Tab A., Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices.
    상세보기
  9. DiBene, II,Joseph T.; Derian,Edward J., Micro-spring interconnect systems for low impedance high power applications.
    상세보기
  10. Gertiser, Kevin M.; Ripple, Richard A.; Lowry, Michael J.; Schten, Karl A.; Shearer, Ronald M.; Spall, Jim M., Multi-layer electrically isolated thermal conduction structure for a circuit board assembly.
    상세보기
  11. Clay, Richard Washburn, Passive cooling system integrated into a printed circuit board for cooling electronic components.
    상세보기
  12. Hartke, David H.; DiBene, II, J. Ted, Right-angle power interconnect electronic packaging assembly.
    상세보기
  13. Suzuki Katsunobu,JPX, Semiconductor device and method of forming the same.
    상세보기
  14. Imaoka Toshikazu,JPX ; Imai Nobuaki,JPX, Semiconductor device provided with surface grounding conductor for covering surfaces of electrically insulating films.
    상세보기
  15. Derian, Edward J.; DiBene, II, Joseph Ted; Hartke, David H., Separable power delivery connector.
    상세보기
  16. Hashemi, Hassan S.; Cote, Kevin, Structure and method for fabrication of a leadless chip carrier.
    상세보기
  17. Coccioli, Roberto; Megahed, Mohamed; Hashemi, Hassan S., Structure and method for fabrication of a leadless chip carrier with embedded antenna.
    상세보기
  18. Hashemi, Hassan S.; Cote, Kevin J., Structure and method for fabrication of a leadless multi-die carrier.
    상세보기
  19. Dibene, II, Joseph Ted; Hartke, David H.; Hoge, Carl E.; Derian, Edward J., System and method for processor power delivery and thermal management.
    상세보기
  20. Berlin,Carl W.; Sarma,Dwadasi Hara Rama; Myers,Bruce A., Thermal management of surface-mount circuit devices on laminate ceramic substrate.
    상세보기
  21. Dibene, II, Joseph T.; Hartke, David H.; Hoge, Carl E.; Derian, Edward J., Ultra-low impedance power interconnection system for electronic packages.
    상세보기
  22. Dibene, II, Joseph Ted; Hartke, David H.; Hoge, Carl E.; Derian, Edward J., Ultra-low impedance power interconnection system for electronic packages.
    상세보기
  23. Jamieson, Mark P.; Barrett, Joseph C., Underside heat slug for ball grid array packages.
    상세보기

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로