$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Arithmetic logic unit circuit with reduced propagation delays

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-007/50
출원번호 US-0624205 (1996-04-03)
우선권정보 KR-0001583 (1994-01-28)
발명자 / 주소
  • Han Dae Keun,KRX
출원인 / 주소
  • Goldstar Electron Co., Ltd., KRX
대리인 / 주소
    Fleshner & Kim
인용정보 피인용 횟수 : 1  인용 특허 : 8

초록

An improved arithmetic logic operation circuit capable of advantageously reducing propagation delay due to a logic gate for obtaining a high speed arithmetic logic unit by minimizing the number of logic gates, which includes an even bit arithmetic logic unit cell for logically operating upon even bi

대표청구항

[ What claimed is:] [14.] A cell for performing an arithmetic operation based on first and second data, comprising:means for generating a carry out signal based on at least one of a carry-in signal and said first and second data; anda logic unit havinga group of transmission gates, responsive to sai

이 특허에 인용된 특허 (8)

  1. Maitland David Steven (Loveland CO) Thayer Billy E. (Loveland CO), Binary adder.
  2. Licciardi Luigi (Almese ITX) Torielli Alessandro (Turin ITX), CMOS cell for logic operations with fast carry.
  3. Kloker Kevin L. (Arlington Heights IL) Cieslak Ronald H. (Chicago IL), Exclusive OR/NOR gate having cross-coupled transistors.
  4. Gardei William F. (Downingtown PA), Fast gate and adder for microprocessor ALU.
  5. Young William R. (Palm Bay FL), Full adder circuit with improved carry and sum logic gates.
  6. Mazin Moshe (Andover MA) Henlin Dennis A. (Dracut MA) Lewis Edward T. (Sudbury MA), High speed full adder.
  7. Sahoda Masayuki (Yokohama JPX) Tanaka Fuminari (Kawasaki JPX) Iida Tetsuya (Yokohama JPX), Highspeed parallel adder with clocked switching circuits.
  8. Knauer Karl (Grafing DEX), Multi-place ripple-carry adder.

이 특허를 인용한 특허 (1)

  1. Davis,Steven, Self-stabilizing rotating toy.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트