최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0624205 (1996-04-03) |
우선권정보 | KR-0001583 (1994-01-28) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 1 인용 특허 : 8 |
An improved arithmetic logic operation circuit capable of advantageously reducing propagation delay due to a logic gate for obtaining a high speed arithmetic logic unit by minimizing the number of logic gates, which includes an even bit arithmetic logic unit cell for logically operating upon even bi
[ What claimed is:] [14.] A cell for performing an arithmetic operation based on first and second data, comprising:means for generating a carry out signal based on at least one of a carry-in signal and said first and second data; anda logic unit havinga group of transmission gates, responsive to sai
※ AI-Helper는 부적절한 답변을 할 수 있습니다.