최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0649117 (1996-05-14) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 154 인용 특허 : 21 |
A microprocessor die contains several CPU cores that are substantially identical. A large second-level cache on the die is shared among the multiple CPU's. When 3 CPU's are on the die, their outputs are compared during a self-testing mode. If outputs from all three CPU's match, then no error is dete
[ We claim:] [19.] A multi-processor die comprising:a plurality of central processing unit (CPU) cores, each core having a pipeline for processing instructions and a scan test chain serially connecting storage nodes within the core;a shared cache for supplying instructions and operands to the plural
※ AI-Helper는 부적절한 답변을 할 수 있습니다.