최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0753425 (1996-11-25) |
우선권정보 | JP-0297167 (1993-11-29) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 6 인용 특허 : 5 |
n (an integer of two or more) resistors are serially connected between a first terminal to which a first voltage is applied and a second terminal to which a second voltage is applied. Gates of the (n+1) MOS transistors are connected to the corresponding one among the first terminal, the second termi
[ What is claimed is:] [1.] A voltage circuit, comprising:a first terminal for receiving a first external voltage;a second terminal for receiving a second external voltage;n resistors coupled with respect to one another between said first terminal and said second terminal to form n-1 inter-resistor
※ AI-Helper는 부적절한 답변을 할 수 있습니다.