$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색도움말
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"

통합검색

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

Dynamic scaling of CPU cycle consumption in an I/O subsystem of a computer system

특허상세정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판) G06F-011/00   
미국특허분류(USC) 395/184.01 ; 371/051 ; 371/055
출원번호 US-0785574 (1997-01-21)
발명자 / 주소
출원인 / 주소
대리인 / 주소
    Blakely, Sokoloff, Taylor & Zafman
인용정보 피인용 횟수 : 10  인용 특허 : 15
초록

A method for dynamically scaling consumption of processor cycles by a task executing in a multi-tasking input/output subsystem, wherein a performance task executing in the multi-tasking input/output subsystem determines a real-time error measure that indicates a number of real-time errors logged by at least one input/output driver executing in the multi-tasking input/output subsystem. If the measure of real-time data gathering errors exceeds a predetermined threshold, then the consumption of processor cycles consumed by the task is reduced.

대표
청구항

[ What is claimed is:] [1.] A method for dynamically scaling consumption of processor cycles by a task executing in a multi-tasking input/output subsystem including a plurality of tasks each associated with an input/output driver, comprising the steps of:executing an error logging function that increments a global error count variable each time a real-time error is reported by a first input/output driver of the subsystem;determining a real-time error measure indicating a number of real-time errors reported by the first input/output driver by averaging a ...

이 특허에 인용된 특허 (15)

  1. Kudo Shozo (Yokohama JPX). Adjusting data transmission rate based on received signal quality. USP1986084606044.
  2. Eguchi Mikiro (Tokyo JPX). Automatic fall back and restore system for data communication. USP1988044736388.
  3. Kim Do Young (Daejeon KRX). Communication method and equipment for freeze-frame video phone. USP1993035199061.
  4. Negi Tsuneo (Tokyo JPX). Data communication system. USP1987124710925.
  5. Hashimoto Shinji (Tokyo JPX). Data communication system having a speed setting variable with transmission quality factors. USP1991024991184.
  6. Reed Allyson (Northmoor GBX) Hopkinson Jonathan N. (Totton GBX). Data transmission system with automatic repeat request. USP1990074939731.
  7. Wilkens Mark W. (Palo Alto CA). Digital radio transmission system. USP1982014309771.
  8. Free Gordon G. (Freeland WA). Method and apparatus for high speed parallel communications. USP1993125268906.
  9. Cioffi Kenneth R. (San Jose CA) Parkinson David S. (Santa Clara CA) Okrah Peter O. (Mountain View CA) Robinson Cynthia C. (San Jose CA) Prosynchak Russell P. (Sunnyvale CA) Williams Tim A. (Danville . Method and apparatus for reducing power consumption in digital communications devices. USP1995065428638.
  10. Gregoire Michel (Conflans Ste Honorine FRX) Vuillemin Jean C. (Conflans Ste Honorine FRX). Method for testing a digital data transmission line between two modems and a device for the application of said method. USP1982094351059.
  11. Krause James J. (Hanover Park IL) Hepker William C. (Vernon Hills IL) Singer Michael L. (Hanover Park IL). Optimum baud rate transmission system. USP1988054748625.
  12. Seigel Jeremy (Bellevue WA). Power interface for peripheral devices. USP1994055313642.
  13. Nakane Hiroshi (Kanagawa JPX). Recorded data reading system. USP1991115067128.
  14. Ryczek Lawrence J. (Nashotah WI). Short circuit protector having fold-back trip point for solid state switching device. USP1985044513343.
  15. Tomita Yoshihiro (Tokyo JPX) Iseda Kohei (Kawasaki JPX) Unagami Shigeyuki (Atsugi JPX). Variable rate coder. USP1992105159611.