최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0518440 (1995-08-23) |
우선권정보 | JP-0203957 (1994-08-29) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 69 인용 특허 : 0 |
Circuitry within a ferroelectric memory prevents inversion of the polarization of ferroelectric memory cells caused by a power on reset signal to avoid corruption of data stored therein. A ferroelectric memory includes a memory cell array, a plurality of word lines commonly connected to the gates of
[ What is claimed is:] [1.] A ferroelectric memory comprising:a memory cell array having memory cells arranged in the form of a matrix having rows and columns, each memory cell including an information storage capacitor utilizing a ferroelectric material as an inter-plate insulation film and a MOS t
※ AI-Helper는 부적절한 답변을 할 수 있습니다.