$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Load actuation circuit with a surge protecting function 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H02H-009/00
출원번호 US-0852512 (1997-05-07)
우선권정보 JP-0112399 (1996-05-07)
발명자 / 주소
  • Ishikawa Fukuo,JPX
  • Sugiura Akira,JPX
  • Makino Masahisa,JPX
  • Ban Hiroyuki,JPX
출원인 / 주소
  • Denso Corporation, JPX
대리인 / 주소
    Pillsbury Madison & Sutro
인용정보 피인용 횟수 : 11  인용 특허 : 2

초록

In a load actuation circuit of an emitter-follower circuit arrangement, a surge detection circuit detects a power surge voltage superposed on a power voltage of a power line. A feed circuit supplies current to a control electrode of an output transistor (i.e. emitter-follower transistor) from the po

대표청구항

[ What is claimed is:] [1.] A load actuation circuit with a surge protection function comprising:an output transistor having a collector receiving a power voltage from a power line, an emitter connected to one end of a load that is grounded at the other end, and a control electrode;a control circuit

이 특허에 인용된 특허 (2)

  1. Meunier Philippe (Aix-en-Provence FRX) Pavlin Antoine (Puyricard FRX), Circuit and method for protecting power components against forward overvoltages.
  2. Ishikawa Fukuo (Kariya JPX) Konishi Shuuichi (Nagoya JPX) Nakamura Katsumi (Okazaki JPX) Ikemoto Hideyuki (Anjo JPX) Ishida Toshio (Kariya JPX), Load drive apparatus including power transistor protection circuit from overcurrent.

이 특허를 인용한 특허 (11)

  1. Adams, Reed W., Clamping circuit for high-speed low-side driver outputs.
  2. Yu Ta-Lee,TWX, ESD protection circuit immune to latch-up during normal operation.
  3. Hirokazu Itakura JP; Junichi Nagata JP, Load actuation circuit.
  4. Heda, Sanjeev Shyam; Backman, Steven William; Mckeever, Matthew John; Wood, Scott Alan; Yon, Carlo Angelo; Iasillo, Robert Joseph; Childs, Christopher, Method and systems for detection of compressor surge.
  5. Sugiura Akira,JPX ; Ishikawa Fukuo,JPX ; Ban Hiroyuki,JPX, Over-voltage protection apparatus and vehicular direction indicating apparatus with over-voltage protection.
  6. Nakahara, Akihiro, Overvoltage protection circuit of output MOS transistor.
  7. Davis, Murray W., Portable self powered line mounted device and method for measuring the voltage of electric power line conductors.
  8. Yamashita, Yasuhiro; Kunou, Tadashi, Semiconductor device for protecting a circuit formed on a semiconductor chip from destruction caused by an electrostatic discharge.
  9. Kohno, Kenji, Semiconductor device including a surge protecting circuit.
  10. Kohno, Kenji, Semiconductor device including a surge protecting circuit.
  11. Davison, Ronald Stuart, Surge protected power supply.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로