$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Apparatus for testing signal timing and programming delay 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G01R-031/28
  • G11C-029/00
출원번호 US-0647222 (1996-05-09)
발명자 / 주소
  • McClure David Charles
출원인 / 주소
  • STMicroelectronics, Inc.
대리인 / 주소
    Galanthay
인용정보 피인용 횟수 : 14  인용 특허 : 0

초록

A method and apparatus for testing and programming signal timing are disclosed which can be incorporated into an integrated circuit device utilizing on-chip timed command signals and pulses. The method of the invention enables nonpermanent testing and retesting of a device at various operational spe

대표청구항

[ I claim:] [1.] A system for testing and programming signal timing in a device, comprising:a programmable delay circuit;a mode control circuit means for generating a mode enable signal responsive to receipt of a test voltage, said mode enable signal controlling said programmable delay circuit; anda

이 특허를 인용한 특허 (14)

  1. Dean Gans ; Eric J. Stave ; Joseph Thomas Pawlowski, Adjustable I/O timing from externally applied voltage.
  2. Marr, Kenneth W.; Batra, Shubneesh, Antifuse structure and method of use.
  3. Marr,Kenneth W.; Batra,Shubneesh, Antifuse structure and method of use.
  4. Damon, Tim; Byrd, Phillip E., Apparatus and method for testing fuses.
  5. Tim Damon ; Phillip E. Byrd, Apparatus and method for testing fuses.
  6. Tim Damon ; Phillip E. Byrd, Apparatus and method for testing fuses.
  7. Tae-hyun Kim KR; Kye-hyun Kyung KR; Kyu-han Han KR; Dong-hak Seen KR, Chip information output circuit.
  8. Douglas A. Guddat ; Glenn F. King ; Tim Lambert ; Navin Saxena ; Peter J. DesRosier, Method and apparatus for software controlled timing of embedded memory.
  9. Gans Dean, Method and apparatus for testing SRAM memory cells.
  10. Gans, Dean, Method and apparatus for testing SRAM memory cells.
  11. Huisman Leendert Marinus ; Knebel Daniel Ray ; Nigh Phillip J ; Sanda Pia Naoko ; Xiao Xiaodong, Method for identifying long paths in integrated circuits.
  12. Lejeune, Philippe, Method for the testing of electronic components.
  13. Jue, Darren S.; Gupta, Ashish, Programmable delay elements for source synchronous link function design verification through simulation.
  14. Fagan, John L.; Bossard, Mark, Selectable delay pulse generator.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로