최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0534669 (1995-09-27) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 28 인용 특허 : 0 |
A method of forming a thick interlevel dielectric layer containing sealed voids formed in a controlled manner, over a substantially planar surface in semiconductor device structure, and the semiconductor structure formed according to such a method. The sealed voids are used to reduce interlevel capa
[ We claim:] [1.] A semiconductor device, comprising:a insulation layer having a substantially planar top surface, overlying a semiconducting surface of a body;a plurality of metal signal lines overlying the insulation layer, so as to form intermetal spacings between adjacent ones of the plurality o
※ AI-Helper는 부적절한 답변을 할 수 있습니다.