최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0862969 (1997-05-23) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 5 인용 특허 : 66 |
An integrated circuit having enhanced testing capabilities and a method of testing an integrated circuit are provided. The integrated circuit preferably includes a substrate and a memory block on the substrate. The memory block preferably has a plurality of memory cells arranged in a plurality of ro
[ That which is claimed:] [1.] An integrated circuit having enhanced testing capabilities, said integrated circuit comprising:a substrate;a memory block on said substrate comprising a plurality of memory cells arranged in a plurality of rows and a plurality of columns within a defined area on said s
※ AI-Helper는 부적절한 답변을 할 수 있습니다.