최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0884555 (1997-06-27) |
우선권정보 | JP-0170411 (1996-06-28) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 76 인용 특허 : 1 |
Disclosed is the memory cell of an EEPROM having a p-type silicon substrate and a floating gate formed on this silicon substrate via a tunnel oxide film. The element region set in the silicon substrate projects from the surface of a trench-type element isolation region. The projecting element region
[ We claim:] [1.] A nonvolatile semiconductor memory device comprising:a semiconductor substrate;an element isolation region formed in said substrate;an element region set on a surface of said substrate by the element isolation region to form a memory cell; anda memory cell array prepared by arrayin
※ AI-Helper는 부적절한 답변을 할 수 있습니다.