$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

MOS technology power device with low output resistance and low capacitance, and related manufacturing process 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-029/62
출원번호 US-0740713 (1996-11-04)
우선권정보 EP-0830468 (1995-11-06)
발명자 / 주소
  • Frisina Ferruccio,ITX
  • Ferla Giuseppe,ITX
  • Rinaudo Salvatore,ITX
출원인 / 주소
  • Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno, ITX
대리인 / 주소
    Wolf, Greenfield & Sacks, P.C.
인용정보 피인용 횟수 : 28  인용 특허 : 22

초록 ▼

A MOS-gated power device includes a plurality of elementary functional units, each elementary functional unit including a body region of a first conductivity type formed in a semiconductor material layer of a second conductivity type having a first resistivity value. Under each body region a respect

대표청구항 ▼

[ What is claimed is:] [1.] MOS-grated power device, comprising: a plurality of elementary functional units, each elementary functional unit including a body region of a first conductivity type formed in a semiconductor material layer of a second conductivity type having a first resistivity value an

이 특허에 인용된 특허 (22)

  1. Chow Tat-Sing P. (Schenectady NY) Baliga Bantval J. (Raleigh NC), Circuit including a combined insulated gate bipolar transistor/MOSFET.
    상세보기
  2. Nakagawa Akio (Hiratsuka JPX) Ohashi Hiromichi (Yokohama JPX) Yamaguchi Yoshihiro (Urawa JPX) Watanabe Kiminori (Kawasaki JPX) Thukakoshi Thuneo (Zushi JPX), Conductivity modulated MOSFET.
    상세보기
  3. Shinohe Takashi (Yokohama JPX) Nakagawa Akio (Hiratsuka JPX), Gate turn-off thyristor with switching control field effect transistor.
    상세보기
  4. Lidow Alexander (Manhattan CA) Herman Thomas (Redondo CA), High power MOSFET with low on-resistance and high breakdown voltage.
    상세보기
  5. Akiyama Hajime (Itami JPX), Insulated gate bipolar transistor.
    상세보기
  6. Ishitani ; Akiyasu, Insulated gate field effect transistor.
    상세보기
  7. Zambrano Raffaele (S. Giovanni La Punta ITX) Leonardi Salvatore (Stazzo Fraz Acireale ITX) Cacciola Giovanna (Messina ITX), Integrated edge structure for high voltage semiconductor devices and related manufacturing processs.
    상세보기
  8. Blanchard Richard A. (Los Altos Hills CA), MOS Power transistor with improved high-voltage capability.
    상세보기
  9. Zambrano Raffaele (Salerno ITX) Magro Carmelo (Catania ITX), Method for forming MOS transistors having vertical current flow and resulting structure.
    상세보기
  10. Sasaki Mutsumi (Machida JPX) Takahashi Koji (Kamakura JPX) Suzuki Shuichi (Kawasaki JPX), Method for making vertical MOS having a deep source region near the channel.
    상세보기
  11. Arthur Stephen D. (Scotia NY) Temple Victor A. K. (Jonesville NY), Method of making high breakdown voltage semiconductor device.
    상세보기
  12. Sawada Masami (Tokyo JPX), Method of manufacturing a vertical field effect transistor.
    상세보기
  13. Yawata Shigeo (Hyogo JPX) Shibao Kazuhisa (Hyogo JPX) Hiraki Shun-ichi (Nagareyama JPX), Method of manufacturing semiconductor device.
    상세보기
  14. Lidow Alexander (Manhattan Beach CA) Herman Thomas (Redondo Beach CA) Rumennik Vladimir (El Segundo CA), Plural polygon source pattern for MOSFET.
    상세보기
  15. Lidow Alexander (Manhattan Beach CA) Herman Thomas (Redondo Beach CA), Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide.
    상세보기
  16. Lidow Alexander (Manhattan Beach CA) Herman Thomas (Redondo Beach CA), Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide.
    상세보기
  17. Ferla Giuseppe (Catania ITX) Frisina Ferruccio (Sant\agata li Battiati ITX), Process for manufacturing high-density MOS-technology power devices.
    상세보기
  18. Nishiura Masaharu (Kanagawa JPX) Fujihira Tatsuhiko (Kanagawa JPX), Semiconductor device.
    상세보기
  19. Mori Mutsuhiro (Hitachi JPX) Yasuda Yasumichi (Hitachi JPX) Nakano Yasunori (Hitachi JPX), Semiconductor device and manufacturing method therefor.
    상세보기
  20. Terashima Tomohide (Fukuoka JPX), Semiconductor device having high breakdown voltage and low resistance and method of fabricating the same.
    상세보기
  21. Martinelli Ramon U. (Hightstown Borough NJ), Semiconductor structure for electric field distribution.
    상세보기
  22. Kato Naohito (Kariya JPX), Vertical semiconductor device with breakdown voltage improvement region.
    상세보기

이 특허를 인용한 특허 (28)

  1. Bulovic, Vladimir; Mandell, Aaron; Perlman, Andrew, Addressable and electrically reversible memory switch.
    상세보기
  2. Mandell, Aaron; Perlman, Andrew, Floating gate memory device using composite molecular material.
    상세보기
  3. Magri', Angelo; Frisina, Ferruccio; Ferla, Giuseppe, High density MOS technology power device.
    상세보기
  4. Angelo Magri' IT; Ferruccio Frisina IT, High integration density MOS technology power device structure.
    상세보기
  5. Francis, Richard; Dutta, Ranadeep; Ng, Chiu; Wood, Peter, Hybrid IGBT and MOSFET for zero current at zero voltage.
    상세보기
  6. Thornton, Trevor J.; Wood, Michael E., MESFETs integrated with MOSFETs on common substrate and methods of forming the same.
    상세보기
  7. Jenoe Tihanyi DE, MOS field-effect transistor with auxiliary electrode.
    상세보기
  8. Krieger, Juri H.; Yudanov, Nikolai, Memory device.
    상세보기
  9. Krieger, Juri H.; Yudanov, Nikolai, Memory device.
    상세보기
  10. Krieger, Juri H.; Yudanov, Nikolai, Memory device.
    상세보기
  11. Krieger, Juri H.; Yudanoy, Nikolai, Memory device.
    상세보기
  12. Krieger, Juri H.; Yudanov, N. F., Memory device with a self-assembled polymer film and method of making the same.
    상세보기
  13. Krieger, Juri H.; Yudanov, Nikolai, Memory device with active and passive layers.
    상세보기
  14. Krieger, Juri H.; Yudanov, Nikolai, Memory device with active passive layers.
    상세보기
  15. Frisina Ferruccio,ITX, Method of manufacturing an integrated edge structure for high voltage semiconductor devices, and related integrated edge structure.
    상세보기
  16. Frisina, Ferruccio, Method of manufacturing an integrated edge structure for high voltage semiconductor devices, and related integrated edge structure.
    상세보기
  17. Krieger, Juri H.; Yudanov, Nikolay F., Molecular memory cell.
    상세보기
  18. Krieger,Juri H; Yudanov,Nicolay F, Molecular memory cell.
    상세보기
  19. Bulovic, Vladimir; Mandell, Aaron; Perlman, Andrew, Molecular memory device.
    상세보기
  20. Kingsborough,Richard P.; Sokolik,Igor, Organic thin film Zener diodes.
    상세보기
  21. Yoshikawa, Koh, Power semiconductor devices and methods for manufacturing the same.
    상세보기
  22. Yoshikawa, Koh, Power semiconductor devices and methods for manufacturing the same.
    상세보기
  23. Bulovic, Vladimir; Mandell, Aaron; Perlman, Andrew, Reversible field-programmable electric interconnects.
    상세보기
  24. Bulovic,Vladimir; Mandell,Aaron; Perlman,Andrew, Reversible field-programmable electric interconnects.
    상세보기
  25. Yoshikawa, Koh, Semiconductor device.
    상세보기
  26. Ferruccio Frisina IT; Angelo Magri IT; Giuseppe Ferla IT; Richard A. Blanchard, Single feature size MOS technology power device.
    상세보기
  27. Magri', Angelo; Frisina, Ferruccio; Ferla, Giuseppe, Single feature size MOS technology power device.
    상세보기
  28. Tamaki, Tomohiro, Vertical power MOSFET.
    상세보기

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로