최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0788838 (1997-01-27) |
우선권정보 | JP-0232845 (1996-09-03) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 8 인용 특허 : 10 |
In a normal mode, a logic test signal (LOGTEST), a RAM test signal (RAMTEST), and a shift mode signal (SM) are set to "0". A RAM core (91) is synchronously written and asynchronously read. In a logic test mode, the RAM test signal (RAMTEST) is set to "0", and the logic test signal (LOGTEST) is set t
[ We claim:] [1.] A test circuit for executing a first test from first to third circuits, comprising:a first scan path for receiving an output from said first circuit and a scan-in signal to selectively provide a first output and a second output serving as a scan signal;a fourth circuit having a gro
※ AI-Helper는 부적절한 답변을 할 수 있습니다.