최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0502329 (1995-07-13) |
우선권정보 | EP-0830057 (1993-02-17) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 15 인용 특허 : 6 |
A process for simultaneously fabricating memory cells, transistors, and diodes for protecting the tunnel oxide layer of the cells, using the DPCC process wherein the first polysilicon layer is not removed from the transistor area, and the gate regions of the transistors are formed by shorted first a
[ What is claimed is:] [1.] A method for manufacturing a protection diode in an integrated memory device, wherein the integrated memory device includes a substrate, a first polysilicon layer disposed over at least a portion of the substrate, and a second polysilicon layer, comprising the steps of:fo
※ AI-Helper는 부적절한 답변을 할 수 있습니다.