최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0805095 (1997-02-24) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 34 인용 특허 : 12 |
A memory controller design includes at least one memory instruction decoder de-embedded from a memory instruction processor wherein the memory instruction processor receives operations and logical address information from a host processor. The memory instruction processor converts the operations int
[ What is claimed is:] [18.] A method, in a cache memory controller, for interfacing a cache memory to a host processor such that data bandwidth is increased therebetween, said cache memory having a first and second memory type, said first memory type characterized by a first memory technology and s
※ AI-Helper는 부적절한 답변을 할 수 있습니다.