$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Self adjusting delay circuit and method for compensating sense amplifier clock timing 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G11C-007/02
출원번호 US-0890584 (1997-07-09)
발명자 / 주소
  • Proebsting Robert J.
출원인 / 주소
  • Townsend and Townsend and Crew LLP
대리인 / 주소
    Towsend and Townsend and Crew LLP
인용정보 피인용 횟수 : 24  인용 특허 : 6

초록

A circuit technique that optimizes the activation timing of a dynamic sense amplifier includes a circuit that closely tracks process variations to generate the optimum activation signal for the dynamic sense amplifier. In another embodiment, the activation timing for the dynamic sense amplifier is m

대표청구항

[ What is claimed is:] [20.] A circuit comprising:a dynamic sense amplifier having differential inputs, a strobe input, and an output, the dynamic sense amplifier being activated by a strobe signal received on the strobe input;a strobe signal generating circuit having an output coupled to the strobe

이 특허에 인용된 특허 (6)

  1. Walters ; Jr. Donald M. (Austin TX), Bit-line isolated, CMOS sense amplifier.
  2. McClure David C. (Carrollton TX) Slemmer William C. (Dallas TX), Compensating delay element for clock generation in a memory device.
  3. Tobita Youichi (Hyogo JPX), Dynamic random access memory having a plurality of rated voltages as operation supply voltage and operating method there.
  4. Eitan Boaz (Ra\anana ILX) Petersen Larry Willis (Pocatello ID) Slezak Yaron (Kiriat Motzkin ILX), Self adjusting sense amplifier clock delay circuit.
  5. Longway Charles William Tull (Palm Bay FL) Young William Ronald (Palm Bay FL), Sense amplifier for a multiport memory and method.
  6. Swain William J. (McKinney TX), Variable delay circuit for emulating word line delay.

이 특허를 인용한 특허 (24)

  1. Evans, Donald Albert; Chary, Rasoju Veerabadra; Ghosh, Bijan Kumar; Stephani, Richard John; Sonnek, Christopher David, Adjusting access times to memory cells based on characterized word-line delay and gate delay.
  2. Evans, Donald Albert; Chary, Rasoju Veerabadra; Stephani, Richard John; Ghosh, Bijan Kumar; Steele, Ronald Brian, Adjusting bit-line discharge time in memory arrays based on characterized word-line delay and gate delay.
  3. Ferrant, Richard; Thewes, Roland, Circuit and method for sensing a difference in voltage on a pair of dual signal lines, in particular through equalize transistor.
  4. Chrissostomidis, Ioannis; Schaffroth, Thilo; Fischer, Helmut, Circuit configuration for generating sense amplifier control signals.
  5. Proebsting, Robert J., Concurrent memory bank access and refresh request queuing.
  6. Proesbsting, Robert, Concurrent memory bank access and refresh retirement.
  7. Cha,Jae Hoon, Data input circuit of semiconductor memory device and data input method thereof.
  8. Terzioglu, Esin; Afghahi, Morteza Cyrus, Diffusion replica delay circuit.
  9. Terzioglu, Esin; Afghahi, Morteza Cyrus, Diffusion replica delay circuit method.
  10. Chang Ray ; Weier William R., Dynamic sense amplifier in a memory capable of limiting the voltage swing on high-capacitance global data lines.
  11. Proebsting, Robert J, Integrated circuit random access memory capable of automatic internal refresh of memory array.
  12. Gupta,Anuj; Chopra,Sanjeev, Latch-type sense amplifier.
  13. Morgan, Donald M., Low-voltage sense amplifier and method.
  14. Morgan,Donald M., Low-voltage sense amplifier and method.
  15. Gouin,Vincent; Coste,Jean Patrice; Chanussot,Christophe, Memory circuit with supply voltage flexibility and supply voltage adapted performance.
  16. Robert J. Proebsting, Programmable and electrically configurable latch timing circuit.
  17. Proebsting, Robert J., Refresh request queuing circuitry.
  18. Proebsting, Robert J., Refresh request queuing circuitry.
  19. Lee Hyun ; Hunter Michael J., SRAM method and apparatus.
  20. Afghahi, Morteza Cyrus; Terzioglu, Esin, Single-ended sense amplifier with sample-and-hold reference.
  21. Bhatia, Ajay; Braganza, Michael C.; Morton, Shannon V.; Shastry, Shashank, System and method for a self-calibrating sense-amplifier strobe.
  22. Brown Jeff S., Technique for reducing peak current in memory operation.
  23. Lee,Cheng Hung; Wang,Simon; Liao,Hung Jen, Tracking circuit for a memory device.
  24. Sood, Rohith; Chen, Zheng; McLaury, Loren, Triggered sense amplifier.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로