최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0877923 (1997-06-18) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 58 인용 특허 : 13 |
A programmable delay circuit produces an OUTPUT signal following an INPUT signal with a delay selected by input delay selection data. The delay circuit includes a tapped delay line, a multiplexer, a delay adjustment stage and a programmable encoder. The delay line includes a set of N delay elements
[ What is claimed is:] [1.] A programmable delay circuit for producing a FIRST OUTPUT signal in delayed response to an INPUT signal, wherein said FIRST OUTPUT signal lags said INPUT signal with a circuit delay referenced by input delay selection data, the delay circuit comprising:encoding means for
※ AI-Helper는 부적절한 답변을 할 수 있습니다.