$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method for making semiconductor device incorporating an electrical contact to an internal conductive layer 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/8242
출원번호 US-0881737 (1997-06-24)
발명자 / 주소
  • Edgar Todd
출원인 / 주소
  • Micron Technology, Inc.
대리인 / 주소
    Killworth, Gottman, Hagan & Schaeff, LLP
인용정보 피인용 횟수 : 3  인용 특허 : 17

초록

A semiconductor device and its method of fabrication are provided. The semiconductor device includes a substrate, a patterning stop region, an insulating overlayer, a container region within the insulating overlayer, a charge storage lamina or conductive layer over an interior surface of the contain

대표청구항

[ What is claimed is:] [1.] A method of fabricating a storage container structure comprising the steps of:providing a substrate including a semiconductor structure;forming a patterning stop region;forming an insulating overlayer over a first surface of said substrate and over said patterning stop re

이 특허에 인용된 특허 (17)

  1. Dockerty Robert C. (Wappingers Falls NY) Garbarino Paul L. (Ridgefield CT), Borderless diffusion contact process and structure.
  2. Otsuka Mari (Kawasaki JPX) Kitakura Tomonori (Yokohama JPX) Otsuka Kenichi (Kawasaki JPX) Mori Kazuya (Kawasaki JPX), Contact plug forming method.
  3. Watanabe Shinya (Hyogo JPX), Contact via for semiconductor device.
  4. Rhodes Howard E. (Boise ID) Fazan Pierre (Boise ID) Chan Hiang C. (Boise ID) Dennison Charles H. (Boise ID) Liu Yauh-Ching (Boise ID), DRAM stacked capacitor fabrication process.
  5. Thakur Randhir P. S. (Boise ID) Gonzalez Fernando (Boise ID) Martin Annette L. (Boise ID), Method DRAM polycide rowline formation.
  6. Koh Chao-Ming (Hsinchu TWX) Chien Rong-Wu (Chyai TWX), Method for fabricating stacked capacitors in a DRAM cell.
  7. Wuu Shou-Gwo (Chu-Tong TWX) Wang Chen-Jong (Hsin-Chu TWX) Liang Mong-Song (Hsin-Chu TWX) Su Chung-Hui (Hsin-Chu TWX), Method for forming buried plug contacts on semiconductor integrated circuits.
  8. Lee John K. (Boise ID) Cathey ; Jr. David A. (Boise ID) Tjaden Kevin (Boise ID), Method for forming high resistance resistors for limiting cathode current in field emission displays.
  9. Jeng Nanseng (Boise ID) Harshfield Steven T. (Emmett ID) Schuele Paul J. (Boise ID), Method of forming a contact using a trench and an insulation layer during the formation of a semiconductor device.
  10. Hachisuka Atsushi (Hyogo-ken JPX) Tsukamoto Kazuhiro (Hyogo-ken JPX) Kinoshita Mitsuya (Hyogo-ken JPX), Method of forming a semiconductor memory device having a contact region between memory cell and an interlayer insolating.
  11. Rajeevakumar Thekkemadathil V. (Scarsdale NY), Method of making cross point four square folded bitline trench DRAM cell.
  12. Huang Jenn M. (Hsin-Chu TWX), Method of reducing buried contact resistance in SRAM.
  13. Lowrey Tyler A. (Boise ID) Chance Randal W. (Boise ID) Durcan D. Mark (Boise ID) Lee Ruojia (Boise ID) Dennison Charles H. (Boise ID) Liu Yauh-Ching (Boise ID) Fazan Pierre C. (Boise ID) Gonzalez Fer, Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithogr.
  14. Kotaki Hiroshi (Tokyo JPX) Inoue Yasukazu (Tokyo JPX), Semiconductor memory device having improved dynamic memory cell structure.
  15. Okada Shozo (Kobe JPX) Ogawa Hisashi (Katano JPX) Matsuo Naoto (Ibaragi JPX) Nakata Yoshiro (Ikoma JPX) Yabu Toshiki (Hirakata JPX) Matsumoto Susumu (Hirakata JPX), Semiconductor memory device in which a capacitor electrode of a memory cell and an interconnection layer of a peripheral.
  16. Rhodes Howard E. (Boise ID) O\Brien Timothy P. (Boise ID) Langley Rod C. (Boise ID), Semiconductor processing method of providing an electrically conductive interconnecting plug between an elevationally in.
  17. Dennison Charles H. (Meridian ID) Ahmad Aftab (Boise ID), Split-polysilicon CMOS process for multi-megabit dynamic memories incorporating stacked container capacitor cells.

이 특허를 인용한 특허 (3)

  1. Olson, Michael L.; Dalebout, William T., Magnetic resistance mechanism in a cable machine.
  2. Ashby, Darren, Post workout massage device.
  3. Brammer, Chase, System and method for controlling an exercise device.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로