$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of forming a T-shaped gate 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/338
출원번호 US-0935121 (1997-09-22)
발명자 / 주소
  • Lothian James Robert
  • Ren Fan
출원인 / 주소
  • Lucent Technologies Inc.
인용정보 피인용 횟수 : 19  인용 특허 : 6

초록

The specification describes methods for making T-shaped metal gates for Schottky gate devices such as MESFETs and HEMTs. The method uses a bi-level photoresist technique to create a T-shaped feature for the gate structure. The metal gate is evaporated into the photoresist T-shaped feature and a lift

대표청구항

[ We claim:] [1.] A method for the manufacture of a Schottky gate transistor comprising the steps of:forming a source and drain in a III-V semiconductor substrate, andforming a Schottky gate on the surface of said III-V semiconductor between said source and drainthe invention characterized in that s

이 특허에 인용된 특허 (6)

  1. Hiramatsu Shigeru (Kanagawa JPX), High electron mobility transistor.
  2. Lai Yeong-Lin,TWX ; Yang Hung-Ping D.,TWX ; Chang Chun-Yen,TWX ; Chang Edward Y.,TWX ; Nakamura Kazumitsu,TWX ; Chang Rico,TWX, Method for fabricating a submicron T-shaped gate.
  3. Lee Jin-Hee (Daejeon KRX) Choi Sang-Soo (Daejeon KRX) Youn Hyung-Sup (Daejeon KRX) Park Chul-Soon (Daejeon KRX) Yoo Hyung-Jun (Daejeon KRX) Park Hyung-Moo (Daejeon KRX), Method for making T-gate of field effect transistor.
  4. Kim Chang Tae,KRX, Method for manufacturing MESFET.
  5. Samoto Norihiko (Tokyo JPX), Method of forming T-shaped, cross-sectional pattern using two layered masks.
  6. Saitoh Yoshiharu,JPX, Method of forming fine electrode on semiconductor substrate.

이 특허를 인용한 특허 (19)

  1. Gurtej Sandhu ; Garo J. Derderian, ALD method to improve surface coverage.
  2. Sandhu, Gurtej; Derderian, Garo J., ALD method to improve surface coverage.
  3. Tabatabaie, Kamal; Hallock, Robert B., Atomic layer deposition in the formation of gate structures for III-V semiconductor.
  4. Subramanian,Ramkumar; Lyons,Christopher F.; Plat,Marina V.; Singh,Bhanwar, Damascene process for a T-shaped gate electrode.
  5. Okabe, Makoto; Sakamoto, Katsumasa; Morioka, Reiji; Handa, Masumi; Nakashima, Hiroshi, Electrostatic atomizing apparatus, appliance, air conditioner, and refrigerator.
  6. Sandhu, Gurtej; Derderian, Garo J., Film composition.
  7. Makiyama, Kozo; Ogiri, Katsumi, Method for making semiconductor device.
  8. Makiyama, Kozo; Ogiri, Katsumi, Method for making semiconductor device.
  9. Smith,Steven M.; Convey,Diana J.; Hooper,Andy E.; Wei,Yi, Method for preparing a semiconductor substrate surface for semiconductor device fabrication.
  10. Milosavljevic,Ivan; Schmitz,Adele; Delaney,Michael; Antcliffe,Michael, Method for producing tiered gate structure devices.
  11. Gehoski, Kathleen Ann; Popovich, Laura; Mancini, David P.; Resnick, Doug J., Method of fabricating a tiered structure using a multi-layered resist stack and use.
  12. Milosavljevic, Ivan; Schmitz, Adele; Antcliffe, Michael; Hu, Ming; Hodgson, Lorna, Passivated tiered gate structure transistor.
  13. Milosavljevic, Ivan; Schmitz, Adele; Antcliffe, Michael; Hu, Ming; Hodgson, Lorna, Passivated tiered gate structure transistor and fabrication method.
  14. Rutherglen, Christopher Michael, Photolithography based fabrication of 3D structures.
  15. Ko, Francis; Chen, Sandy; Lee, Charlie, Plasma enhanced method for increasing silicon-containing photoresist selectivity.
  16. Sandhu, Gurtej; Derderian, Garo J., Semiconductor device with novel film composition.
  17. Sandhu, Gurtej; Derderian, Garo J., Semiconductor device with novel film composition.
  18. Marina Plat ; Christopher F. Lyons ; Bhanwar Singh ; Ramkumar Subramanian, T or T/Y gate formation using trim etch processing.
  19. Milosavljevic, Ivan; Schmitz, Adele; Delaney, Michael; Antcliffe, Michael, Tiered gate structure devices.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로