$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method for galvanic forming of bonding pads 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/288
  • H01L-021/60
출원번호 US-0636163 (1996-04-22)
우선권정보 WODE-00206 (1996-02-12)
발명자 / 주소
  • Zakel Elke,DEX
  • Aschenbrenner Rolf,DEX
  • Ostmann Andreas,DEX
  • Kasulke Paul,DEX
출원인 / 주소
  • Pac Tech Packaging Technologies, GmbH, DEX
대리인 / 주소
    Eckert Seamans Cherin & Mellott, LLC
인용정보 피인용 횟수 : 16  인용 특허 : 9

초록

Method for the preparation of electrodeposited or galvanically deposited bumps for the bonding of integrated circuits, characterized by two subsequent metal depositions, deposited without an external current source (chemical metal deposition) on a metallization 1, the first deposition being thicker

대표청구항

[ What claimed is:] [1.] Method for the preparation of at least one bump structure on a surface of a substrate for bonding purposes, comprising the steps of(a) providing a metallic bond pad on said substrate, said metallic bond pad having a first thickness;(b) providing a metallic underbump metalliz

이 특허에 인용된 특허 (9)

  1. Yamakawa Koji (Tokyo JPX) Iwase Nobuo (Kamakura JPX) Inaba Michihiko (Yokohama JPX), Bump and method of manufacturing the same.
  2. Nolan Ernest R. (Round Rock TX) Duane Diana C. (Cedar Park TX) Herder Todd H. (Corvallis OR) Bishop Thomas A. (Austin TX) Tran Kimcuc T. (Austin TX) Froehlich Robert W. (Austin TX) German Randy L. (A, Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same.
  3. Kinlen Patrick J. (1348 Remington Oaks Ter. Fenton MO 63026) Silverman David C. (14314 Strawbridge Ct. Chesterfield MO 63017) Tokas Edward F. (6 N. Tealbrook St. Louis MO 63141) Hardiman Christopher , Corrosion inhibiting compositions.
  4. Ting Chiu H. (Saratoga CA) Paunovic Milan (Port Washington NY), Electroless deposition for IC fabrication.
  5. Hooper Robert C. (Houston TX) Harrover Alexander J. (Missouri City TX) VanHoy Michael J. (Stafford TX) Terry Charles E. (Houston TX), Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallizat.
  6. Lin Kwang-Lung (Tainan TWX) Lee Chwan-Ying (Tainan TWX), Method for producing electroless barrier layer and solder bump on chip.
  7. Doan Trung T. (Boise ID) Tuttle Mark E. (Boise ID), Method to form a low resistant bond pad interconnect.
  8. Morgan Albert W. (Wilbraham MA) Brozek James P. (Chicopee MA) Capistran James D. (Suffield CT) O\Connor ; Jr. Michael T. (Springfield MA), Selective catalytic activation of polymeric films.
  9. Idaka Toshiaki (Yokohama JPX) Ezawa Hirokazu (Tokyo JPX), Semiconductor process for forming bump electrodes with tapered sidewalls.

이 특허를 인용한 특허 (16)

  1. Mei Sheng Zhou SG; Sangki Hong SG; Simon Chooi SG, Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects.
  2. Shih Wei-Yan ; Wilson Arthur ; Subido Willmar, Bonding pads for integrated circuits having copper interconnect metallization.
  3. Qing Tan ; Stanley Craig Beddingfield ; Douglas G. Mitchell, Fine pitch bumping with improved device standoff and bump volume.
  4. Erickson Curt A, Flip chip solder bump pad.
  5. Boettcher Mathias,DEX, High speed bump plating/forming.
  6. Zhang, Qinglei; Boyapati, Sri Ranga Sai, Low z-height package assembly.
  7. Kwok Keung Paul Ho SG; Simon Chooi SG; Yi Xu SG; Mei Sheng Zhou SG; Yakub Aliyu SG; John Leonard Sudijono SG; Subhash Gupta SG; Sudipto Ranendra Roy SG, Method of application of copper solution in flip-chip, COB, and micrometal bonding.
  8. Chwan-Ying Lee TW; Tzuen-Hsi Huang TW, Method of electroless plating copper on nitride barrier.
  9. Lee, Chwan-Ying; Huang, Tzuen-Hsi, Method of electroless plating copper on nitride barrier.
  10. Tze-Liang Lee TW; Mong-Song Liang TW, Method of protecting a copper pad structure during a fuse opening procedure.
  11. Brunner, Sebastian; Kaul, Franz; Fischer, Annette, Module substrate and production method.
  12. Huang, Han-Pei; Yu, Cheng-Hung, Multilayer three-dimensional circuit structure and manufacturing method thereof.
  13. Yamaura,Masashi; Nakajima,Hirokazu; Maejima,Nobuyoshi; Negishi,Mikio; Yamada,Tomio; Koizumi,Tomomichi; Endoh,Tsuneo, Semiconductor device and a method of manufacturing the same.
  14. Yamaura, Masashi; Nakajima, Hirokazu; Maejima, Nobuyoshi; Negishi, Mikio; Yamada, Tomio; Koizumi, Tomomichi; Endoh, Tsuneo, Semiconductor device having an elastic resin with a low modulus of elasticity.
  15. Han, Kwon Whan, Semiconductor package having re-distribution lines for supplying power and a method for manufacturing the same.
  16. Tong, Ho-Ming; Lee, Chun-Chi; Fang, Jen-Kuang; Huang, Min-Lung; Chen, Jau-Shoung; Su, Ching-Huei; Weng, Chao-Fu; Lee, Yung-Chi; Chou, Yu-Chen, Solder ball fabricating process.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로