$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Global planarization using SOG and CMP

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/20
출원번호 US-0567504 (1995-12-05)
발명자 / 주소
  • Allman Derryl D. J.
  • Fuchs Kenneth P.
출원인 / 주소
  • Hyundai Electronics America
대리인 / 주소
    Townsend and Townsend and Crew LLP
인용정보 피인용 횟수 : 6  인용 특허 : 23

초록

A method for planarizing the surface of a semiconductor device which employs spin on glass (SOG) and an etching operation to remove high portions of the SOG prior to a chemical metal polish (CMP) operation. The SOG is baked and cured before etching. Additional layers of SOG and etching operations ma

대표청구항

[ What is claimed is:] [1.] A method of planarizing a semiconductor device having an irregular surface with high and low portions, comprising the steps of:spinning a layer of SOG over the surface;heating the SOG layer;repeating the spinning and heating steps, until the surface is substantially flat;

이 특허에 인용된 특허 (23)

  1. Yu Chris C. (Boise ID), Acoustical method and system for detecting and controlling chemical-mechanical polishing (CMP) depths into layers of con.
  2. Pfiester James R. (Austin TX), CMOS process using doped glass layer.
  3. Tasch ; Jr. Al F. (Richardson TX) Fu Horng-Sen (Sunnyvale CA), Coating device with As2-O3-SiO2.
  4. Schnable George L. (Lansdale PA) James Edward A. (Pennington NJ), Doped-oxide diffusion of phosphorus using borophosphosilicate glass.
  5. Celler George K. (New Providence NJ) Trimble Lee E. (Hillsborough NJ), Fabrication of dielectrically isolated devices with buried conductive layers.
  6. Hyun Il S. (Seoul KRX) Park Hae S. (Seoul KRX) Choi Chung G. (Seoul KRX) Ryoo Ho G. (Seoul KRX) Koh Jai O. (Kyungki-Do KRX) Kim Sang I. (Seoul KRX) Park Sung K. (Kyungki-Do KRX) Koo Yung M. (Seoul KR, Method for curing spin-on-glass film by utilizing ultraviolet irradiation.
  7. Powell Ronald A. (Redwood City CA), Method for doping semiconductor wafers by rapid thermal processing of solid planar diffusion sources.
  8. Rapp James E. (Oregon OH), Method for doping silicon wafers using Al2O3/P2O5 composition 상세보기
  • Sundaresan Ravishankar (Dallas TX), Method for fabricating stacked CMOS structures.
  • Merenda Pierre (Aix En Provence FRX) Chantraine Philippe (Neuilly Sur Seine FRX) Lambert Daniel (Juvisy Sur Orge FRX), Method for forming a multilayered metal network for bonding components of a high-density integrated circuit, and integra.
  • Eklund Robert H. (Plano TX), Method for forming emitters in a BiCMOS process.
  • Ho Yu Q. (Kanata CAX) Jolly Gurvinder (Orleans CAX) Emesh Ismail T. (Cumberland CAX), Method for forming interconnect structures for integrated circuits.
  • Ozaki Hiroji (Hyogo JPX) Nagao Shigeo (Hyogo JPX), Method for manufacturing P type semiconductor device employing diffusion of boron glass.
  • Lam Hon W. (Dallas TX), Method for source/drain self-alignment in stacked CMOS.
  • Doan Trung T. (Boise ID), Method of etching SiO2 dielectric layers using chemical mechanical polishing techniques.
  • Razouk Reda (Sunnyvale CA), Method of inducing flow or densification of phosphosilicate glass for integrated circuits.
  • Foster David J. (Northampton GB2) Pickering Andrew J. (Rugby GB2), Method of making a LDD mosfet.
  • Kraus Karl H. (Missouri City TX), Multilevel oxide as diffusion source.
  • Thomas Ian M. (Temperance MI) Tillman James J. (Toledo OH), Process for forming a doped oxide film and doped semiconductor.
  • Malazgirt Alp (Fremont CA) Padmakumar Bala (Sunnyvale CA) Bhattacherjee Arya (Fremont CA), Process for improved planarization of the passivation layers for semiconductor devices.
  • Hayden James D. (Austin TX) Nguyen Bich-Yen (Austin TX) Cooper Kent J. (Austin TX), Self-aligned under-gated thin film transistor and method of formation.
  • Chu John K. (Fremont CA) Mittal Sanjiv K. (Fremont CA) Orton John T. (Pleasanton CA) Multani Jagir S. (Fremont CA) Jecmen Robert (Pleasanton CA), Surface planarization method for VLSI technology.
  • Yuan Han-Tzong (Dallas TX) Anderson Roger N. (Garland TX), Technique of silicon epitaxial refill.
  • 이 특허를 인용한 특허 (6)

    1. Sato, Tsukasa; Nagai, Kouichi, Manufacturing method of semiconductor device.
    2. Wang, Wen-Yi; Huang, Hsin-Chieh, Method for coating a thick spin-on-glass layer on a semiconductor structure.
    3. Oshida, Daisuke; Takewaki, Toshiyuki; Onuma, Takuji; Ohto, Koichi, Semiconductor device and method of manufacturing the same.
    4. Oshida, Daisuke; Takewaki, Toshiyuki; Onuma, Takuji; Ohto, Koichi, Semiconductor device and method of manufacturing the same.
    5. Terada, Shouichi; Mizuno, Tsuyoshi; Uehara, Takeshi, Substrate treatment apparatus and substrate treatment method.
    6. Terada, Shouichi; Mizuno, Tsuyoshi; Uehara, Takeshi, Substrate treatment apparatus and substrate treatment method.

    AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

    AI-Helper 아이콘
    AI-Helper
    안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
    ※ AI-Helper는 부적절한 답변을 할 수 있습니다.

    선택된 텍스트