최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0791811 (1997-01-30) |
우선권정보 | JP-0015016 (1996-01-31) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 130 인용 특허 : 5 |
A data processor which includes a first processor for executing a first instruction set and a second processor for executing a second instruction set different from the first instruction set. When the first processor executes a predetermined instruction of the first instruction set the second proces
[ We claim:] [7.] A microprocessor, comprising:a reduced instruction set computer (RISC) core for executing a RISC instruction, a very long instruction word (VLIW) table for storing VLIW instructions, a VLIW core for executing a VLIW instruction, and a VLIW start decision unit for controlling operat
※ AI-Helper는 부적절한 답변을 할 수 있습니다.