$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of manufacturing semiconductor devices having multi-level wiring structure 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-001/00
출원번호 US-0920906 (1997-08-29)
우선권정보 JP-0230368 (1996-08-30)
발명자 / 주소
  • Koyanagi Ken-Ichi,JPX
  • Kishimoto Koji,JPX
출원인 / 주소
  • NEC Corporation, JPX
대리인 / 주소
    Young & Thompson
인용정보 피인용 횟수 : 19  인용 특허 : 4

초록

Disclosed is a method of manufacturing a semiconductor device aimed at improving reliability of wiring, more particularly, of a via hole when a silicon oxide film formed by a high density plasma CVD process is used as an inter-level dielectric film in an integrated circuit having a multi-level wirin

대표청구항

[ What is claimed is:] [1.] A method of manufacturing a semiconductor device having an underlying wiring, inter-level dielectric film and an upper wiring on a semiconductor substrate, said method comprising the steps of:forming an inter-level dielectric film on said underlying wiring, said inter-lev

이 특허에 인용된 특허 (4)

  1. Yamazaki Shunpei,JPX ; Fukada Takeshi,JPX ; Sakama Mitsunori,JPX ; Uehara Yukiko,JPX ; Uehara Hiroshi,JPX, Insulating film and method of producing semiconductor device.
  2. Aminzadeh Payman ; Arghavani Reza ; Moon Peter, Method for fabricating a transistor with increased hot carrier resistance by nitridizing and annealing the sidewall oxi.
  3. Adachi Hiroki (Kanagawa JPX) Goto Yuugo (Kanagawa JPX) Zhang Hongyong (Kanagawa JPX) Takayama Toru (Kanagawa JPX), Method of fabricating semiconductor device and method of processing substrate.
  4. Hayashi Fumihiko,JPX, Process of fabricating semiconductor device having non-single crystal thin film transistor free from residual hydrogen.

이 특허를 인용한 특허 (19)

  1. Wrschka, Peter; Robl, Werner; Goebel, Thomas, Integration scheme for metal gap fill, with fixed abrasive CMP.
  2. Seta, Shoji; Sekine, Makoto; Nakamura, Naofumi, Manufacturing method of semiconductor devices by using dry etching technology.
  3. Asami, Yoshinobu; Takano, Tamae; Sakakura, Masayuki; Nomura, Ryoji; Yamazaki, Shunpei, Memory device and manufacturing method the same.
  4. Asami, Yoshinobu; Takano, Tamae; Sakakura, Masayuki; Nomura, Ryoji; Yamazaki, Shunpei, Memory device and manufacturing method the same.
  5. Asami, Yoshinobu; Takano, Tamae; Sakakura, Masayuki; Nomura, Ryoji; Yamazaki, Shunpei, Memory device and manufacturing method the same.
  6. Kim Heon Do,KRX, Method for forming metal wire using titanium film in semiconductor device having contact holes.
  7. Fujiwara, Tsuyoshi; Asaka, Katsuyuki; Nariyoshi, Yasuhiro; Hoshino, Yoshinori; Oomori, Kazutoshi, Method for manufacturing semiconductor integrated circuit device.
  8. Fujiwara,Tsuyoshi; Asaka,Katsuyuki; Nariyoshi,Yasuhiro; Hoshino,Yoshinori; Oomori,Kazutoshi, Method for manufacturing semiconductor integrated circuit device.
  9. Miyata, Masayasu, Method of evaluating characteristics of and forming of an insulating film for a semiconductor device.
  10. Joshi, Pooran Chandra; Hartzell, John W.; Adachi, Masahiro; Ono, Yoshi, Oxide interface and a method for fabricating oxide thin films.
  11. Harada,Yusuke, Semiconductor device.
  12. Harada,Yusuke, Semiconductor device.
  13. Seta, Shoji; Sekine, Makoto; Nakamura, Naofumi, Semiconductor device and manufacturing method of the same.
  14. Seta,Shoji; Sekine,Makoto; Nakamura,Naofumi, Semiconductor device and manufacturing method of the same.
  15. Harada, Yusuke, Semiconductor device having damascene interconnection structure that prevents void formation between interconnections.
  16. Harada, Yusuke, Semiconductor device having damascene interconnection structure that prevents void formation between interconnections.
  17. Yusuke Harada JP, Semiconductor device having damascene interconnection structure that prevents void formation between interconnections.
  18. Harada, Yusuke, Semiconductor device having damascene interconnection structure that prevents void formation between interconnections having transparent dielectric substrate.
  19. Yamazaki, Shunpei; Takayama, Toru; Sato, Keiji, Sputtering target and manufacturing method thereof, and transistor.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로