$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Microcontroller having register direct and register indirect addressing 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-009/35
출원번호 US-0783718 (1997-01-16)
발명자 / 주소
  • Little Wendell L.
  • Grider Stephen N.
  • Triece Joseph Wayne
출원인 / 주소
  • Dallas Semiconductor Corporation
대리인 / 주소
    Jenkens & Gilchrist, A Professional Corporation
인용정보 피인용 횟수 : 9  인용 특허 : 15

초록

A microprocessor on-board RAM provides both the usual random access by addressing and a subset of memory cells with their contents continually available on a secondary bus paralleling the data bus. This secondary bus may be used for register indirect addressing without a separate register read when

대표청구항

[ What is claimed is:] [1.] A micro controller capable of indirect addressing comprising:a data bus;a memory having at least one register;a bank select circuit coupled to said memory so as to directly couple a given one of said at least one registers to said data bus such that the contents are direc

이 특허에 인용된 특허 (15)

  1. Yamada Kenji (Kawasaki JPX), High speed stack circuit for register data in a microcomputer.
  2. Kai Naoyuki (Tokyo JPX), High-speed stack memory.
  3. Chu Paul (Sunnyvale) Klingensmith James B. (San Jose), Interruptible microprogram sequencing unit and microprogrammed apparatus utilizing same.
  4. Moller Ole H. (Sunnyvale CA) Iyer Sanjay (San Jose CA) Chu Paul P. L. (Sunnyvale CA), Interruptible structured microprogrammed sixteen-bit address sequence controller.
  5. Kurkowski Hal (Dallas TX), Memory with power supply intercept in redundancy logic.
  6. Ozga ; Stanley Edward, Microprocessor architecture.
  7. Puhl Larry C. (Sleepy Hollow IL), Microprocessor with duplicate registers for processing interrupts.
  8. Partovi Hamid (Westborough MA) Van Buskirk Michael A. (San Jose CA), Output buffer arrangement for reducing chip noise without speed penalty.
  9. Little Wendell L. (Carrollton TX), Partitionable embedded program and data memory for a central processing unit.
  10. Kobayashi Souichi (Itami JPX) Matsuo Masahito (Itami JPX), Pipelined system for decomposing instruction into two decoding parts and either concurrently generating two operands add.
  11. Little Wendell L. (Carrollton TX), RAM with capability for rapid clearing of data from memory by simultaneously selecting all row lines.
  12. Niehaus Jeffrey A. (Dallas TX) Kronlage John W. (Richardson TX), Register stack for a bit slice processor microsequencer.
  13. Nakajima Masaitsu (Osaka JPX), Stack memory system including an address buffer for generating a changed address by inverting an address bit.
  14. Larsen Robert E. (Shingle Springs CA) Quader Khandker N. (Citrus Heights CA) Salmon Joseph H. (Placerville CA), Test mode enable scheme for memory.
  15. Maoz Barak (Highland Park NJ), Voltage variable FET resistor with chosen resistance-voltage relationship.

이 특허를 인용한 특허 (9)

  1. Moore, Charles H., Asynchronous computer communication.
  2. Parent, Richard Michael; Jurasek, Ryan Andrew; Chapmen, Dave Eugene, Bank re-assignment in chip to reduce IR drop.
  3. Moore, Charles H.; Fox, Jeffrey Arthur; Rible, John W., Circular register arrays of a computer.
  4. Tessarolo, Alexander; Ehlig, Peter N.; Hopkins, Glenn Harland; Natarajan, Venkatesh, Digital signal processing unit with emulation circuitry and debug interrupt enable register indicating serviceable time-critical interrupts during real-time emulation mode.
  5. Vyavahare, Prajkta; Chauhan, Rajat; Kothamasu, Siva Srinivas, Fail-safe I/O to achieve ultra low system power.
  6. Vyavahare, Prajkta; Chauhan, Rajat; Kothamasu, Siva Srinivas, Fail-safe input/output (IO) circuit.
  7. Ellis, Robert M., Method and apparatus for maintaining data density for derived clocking.
  8. Rible, John W., Multi-port read/write operations based on register bits set for indicating select ports and transfer directions.
  9. McFadyen,Doug; Bystricky,Juraj, System and method for supporting variable-width memory accesses.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로