최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0779176 (1997-01-06) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 53 인용 특허 : 22 |
The on-resistance of a vertical power transistor is substantially reduced by forming a thick metal layer on top of the relatively thin metal layer that is conventionally used to make contact with the individual transistor cells in the device. The thick metal layer is preferably plated electrolessly
[ We claim:] [1.] A vertical current flow power semiconductor device comprising:a semiconductor substrate comprising a two-dimensional array of transistor cells, each of said cells comprising a first region of a first conductivity type and a body region of a second conductivity type opposite to said
※ AI-Helper는 부적절한 답변을 할 수 있습니다.