$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

High current drain-to-gate clamp/gate-to-source clamp for external power MOS transistors 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03K-005/08
출원번호 US-0992269 (1997-12-17)
발명자 / 주소
  • Cooper Chris
  • Frank Katherine
  • Baldwin David
출원인 / 주소
  • Texas Instruments Incorporated
대리인 / 주소
    Mosby
인용정보 피인용 횟수 : 21  인용 특허 : 4

초록

An external FET (12) has protection provided thereto for excessive voltages between the gate and drain and between the gate and source. A drain-to-gate clamp is provided with a plurality of series connected zener diodes (34), (36) and (38) which are connected in series with a Schottky diode (42). Th

대표청구항

[ What is claimed is:] [1.] A clamp circuit for being disposed between the gate and one of the source/drain terminals of an external transistor for preventing a large voltage from being impressed across the gate oxide of the external transistor, comprising:a threshold device having a high voltage si

이 특허에 인용된 특허 (4)

  1. Foerster Ralf,DEX, Apparatus for switching an inductive load.
  2. Teggatz Ross E. ; Devore Joseph A. ; Buss Kenneth G. ; Schmidt Thomas A. ; Efland Taylor R. ; Kwan Stephen C., Optimized power output clamping structure.
  3. Kelly Brendan P.,GB2 ; Lowis Royce,GB2, Protected switch having a power semiconductor device.
  4. Marshall Andrew ; Devore Joseph A. ; Summerlin Raymond T., Wide range gate-source clamp.

이 특허를 인용한 특허 (21)

  1. Chen, Chih-Sheng; Peng, Tien-Yun, Bandgap reference circuit having clamping control circuit and being capable of improving rate of providing predetermined voltage.
  2. Esmark,Kai; Gossner,Harald; Stadler,Wolfgang; Streibl,Martin; Wendel,Martin, Circuit for protecting integrated circuits against electrostatic discharges.
  3. Lange, Christopher M.; Mrozek, Greg T., Circuit using current limiting to reduce power consumption of actuator with DC brush motor.
  4. Lange, Christopher M.; Mrozek, Greg T., Circuit using current limiting to reduce power consumption of actuator with DC brush motor.
  5. Ozalevli, Erhan; Dake, Luthuli; Anam, Rashed, Clamp control circuit having current feedback.
  6. Duryea, Timothy P., Clamp for controlling current discharge.
  7. Tang, Qiang, Current mirror circuit having drain-source voltage clamp.
  8. An, Youngjae; Park, Jung-Hyun; Kim, Kiryong; Jung, Seong-Ook; Yim, Hyucksang, Device for measuring threshold voltage of a transistor based on constant drain voltage and constant drain source current.
  9. Keiichi Yamamoto JP; Akio Oosaki JP; Yoshihiko Hayashi JP, Diode element circuit and switch circuit using the same.
  10. Mueller, Karl-heinz; Esmark, Kai, ESD and EMC optimized HV-MOS transistor.
  11. Weiss, Frederick G., ESD protection circuit with controlled breakdown voltage.
  12. Numano,Masaru, Optical semiconductor device.
  13. Teo,Chee Keong; Asuncion,John Julius; Yeo,Kok Soon; Xu,Lian Chun; Tal,Wai Keat, Photodiode circuit with improved response time.
  14. Kawamura, Hiroshi; Ito, Hidenobu; Shimizu, Katsuya; Nakamichi, Hiroto, Power supply circuit for clamping excessive input voltage at predetermined voltage.
  15. Sicard, Thierry, Power transistor with turn off control and method for operating.
  16. Fichera,Pietro, Protection of a power transistor.
  17. Ji, Cang, Rapid switchable HV P-MOS power transistor driver with constant gate-source control voltage.
  18. Yamazaki, Daisuke, Regulator with shunt over-current by-pass.
  19. Bennett,Paul T.; Gray,Randall C.; Thompson,Matthew D., Slew-rate control apparatus and methods for a power transistor to reduce voltage transients during inductive flyback.
  20. Satoh,Kiyokatsu; Katoh,Junichi, Solenoid driving apparatus.
  21. Rana, Sakti Pada, Transient voltage clamping circuit.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로