$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Fault tolerant subrate switching 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-011/00
  • H04Q-011/00
  • H02H-003/05
출원번호 US-0989001 (1997-12-11)
발명자 / 주소
  • Lindberg Lars Olof Mikael,SEX
  • Bjurel Jonas,SEX
  • Habbe Lennart Roland Ingemar,SEX
출원인 / 주소
  • Telefonaktiebolaget LM Ericsson, SEX
대리인 / 주소
    Burns, Doane, Swecker & Mathis, L.L.P.
인용정보 피인용 횟수 : 24  인용 특허 : 13

초록

A plurality of input signals are switched in an apparatus including redundant switching planes and hardware for receiving an output signal from each of the redundant switching planes. Each switching plane is for switching the plurality of input signals, and each switching plane includes at least two

대표청구항

[ What is claimed is:] [1.] A method of operating each of a plurality of processing modules in an apparatus for processing a plurality of input signals, wherein the apparatus comprises redundant processing planes, wherein each processing plane is for processing the plurality of input signals, and ea

이 특허에 인용된 특허 (13)

  1. Tanabe Senichi (Tokyo JPX), ATM switching system with unit switch selecting function for avoiding faulty unit switch.
  2. Lebizay Gerald (White Plains NY), Cross-point switch of multiple autonomous planes.
  3. Ghisler Walter (Upplands Vsby SEX), Digital bit oriented switch, general digital switch and PCM transmission system.
  4. Morales Sergio (Glendale CA) Friedman Gary L. (Encino CA), Local area network with fault-checking, priorities and redundant backup.
  5. Foglar Andreas (Munich DEX), Method and circuit arrangement for transmitting message cells via redundant, virtual path pairs of an ATM communication.
  6. Sheu Tsang-Ling, Method of providing fault tolerance and switch-over distribution in a bridge/router.
  7. Fuchs Stephen ; Wardrop Andrew J., Non-interrupting power control for fault tolerant computer systems.
  8. Coraluppi Giorgio L. (234 Conover Rd. Pittsburgh PA 15208) Driscoll John L. (R.F.D. 1 ; Box 330A Jeanette PA 15644) Jacobs David C. (471 Parkridge Dr. Bethel Park PA 15102) Law Edward K. H. (2535 Kin, Rearrangeable full availability multistage switching network with redundant conductors.
  9. Barden Robert A. (3 Coraway Rd. Setauket NY 11733), Redundancy arrangement for a local area network.
  10. McClary Charles R. (Spring Lake Park MN), Redundant processing system architecture.
  11. Nishimura Koichi (Kawasaki JPX), Synchronous/asynchronous system having function of switching path upon fault.
  12. Madonna Robert P. (West Barnstable MA) Eschholz Siegmar K. (Monument Beach MA) Lynch John T. (Buzzards Bay MA), Telecommunications switch with improved redundancy.
  13. Deschaine Stephen A. (Garland TX) Corry Michael K. (Dallas TX), Time slot interchange digital switched matrix.

이 특허를 인용한 특허 (24)

  1. Biagé, Daniel, Bus architecture for high reliability communications in computer system.
  2. Yip, Michael; Shah, Sunil P.; Ragonese, Michelle M., Ethernet automatic protection switching.
  3. Lydon, Donald S.; Meyer, Charles S.; Shuholm, Kevin J.; Evans, Jeffrey S., Expandable router.
  4. Christensen, Carl L.; Walker, Marc Stuart; Blair, David Kim; Blytheway, David Lynn; Arbuckle, Lynn Howard, Fault-tolerant broadcast router.
  5. Schlecht Martin F., High efficiency power converter.
  6. Schlecht, Martin F., High efficiency power converter.
  7. Schlecht, Martin F., High efficiency power converter.
  8. Schlecht, Martin F., High efficiency power converter.
  9. Schlecht, Martin F., High efficiency power converter.
  10. Schlecht, Martin F., High efficiency power converter.
  11. Schlecht, Martin F., High efficiency power converter.
  12. Schlecht, Martin F., High efficiency power converter.
  13. Schlecht,Martin F., High efficiency power converter.
  14. Schlecht,Martin F., High efficiency power converter.
  15. Schlecht,Martin F., High efficiency power converter.
  16. Farrington, Richard W.; Schlecht, Martin F., Intermediate bus architecture with a quasi-regulated bus converter.
  17. Farrington, Richard W.; Schlecht, Martin F., Intermediate bus architecture with a quasi-regulated bus converter.
  18. Russell, Ronald Alan; Anthony, Michael Kevin, Method and apparatus for isolating faults in a switching matrix.
  19. Lars Olof Mikael Lindberg SE; Ulf Peter Hansson SE; Lars Johan Pettersson SE, Methods and apparatus for dynamically isolating fault conditions in a fault tolerant multi-processing environment.
  20. Mikael Lindberg SE, Modular time-space switch.
  21. Schlecht,Martin F.; Farrington,Richard W., Power converter with isolated and regulated stages.
  22. Vinciarelli, Patrizio; D'Amico, Andrew, Power distribution architecture with series-connected bus converter.
  23. Schubert,Rolf; Schmidt,Hartmut, Telecommunication switch and operating method.
  24. Saleh, Ali N.; Zadikian, H. Michael; Baghdasarian, Zareh; Parsi, Vahid, Virtual path restoration scheme using fast dynamic mesh restoration in an optical network.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로