최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0018343 (1998-02-04) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 56 인용 특허 : 4 |
A multi-port memory chip having a DRAM main memory and a SRAM cache memory coupled via a global bus. An addressing system enables the user to perform data transfers between external data ports and the SRAM concurrently with data transfers between the DRAM and the SRAM. To support DRAM operations, DR
[ What is claimed is:] [1.] A memory device comprising on a single chip:multiple data ports for providing data input and output,a main memory for storing data,a cache memory coupled between said multiple data ports and said main memory and having a smaller storage capacity than said main memory,addr
※ AI-Helper는 부적절한 답변을 할 수 있습니다.