$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

C4-GT stand off rigid flex interposer method 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H05K-003/34
출원번호 US-0198438 (1998-11-24)
발명자 / 주소
  • Turturro Gregory
출원인 / 주소
  • Intel Corporation
대리인 / 주소
    Blakely, Sokoloff, Taylor & Zafman LLP
인용정보 피인용 횟수 : 16  인용 특허 : 13

초록

An integrated circuit package that contains an integrated circuit that is mounted to a bond portion of a substrate. The bond portion of the substrate is separated from a contact portion of the substrate by a flexible portion. The contact portion is attached to a printed circuit board by a plurality

대표청구항

[ What is claimed is:] [1.] A method comprising:placing a spacer between an integrated circuit and a heat conductive member, said spacer creating a cavity between the integrated circuit and the heat conductive member; andfilling said cavity with a thermally conductive material.

이 특허에 인용된 특허 (13)

  1. Sobhani Mohi (Encino CA), Apparatus for interconnecting an integrated circuit device to a multilayer printed wiring board.
  2. Hatsuda Toshio (Ibaraki JPX) Daikoku Takahiro (Ushiku JPX) Hayashida Tetsuya (Tokyo JPX) Ashiwake Noriyuki (Tsuchiura JPX) Kobayashi Fumiyuki (Sagamihara JPX) Kawamura Keizou (Ibaraki JPX) Sakata Soh, Bonding structure of thermal conductive members for a multi-chip module.
  3. Culnane Thomas Moran ; Gaynes Michael Anthony ; Seto Ping Kwong ; Shaukatullah Hussain, Chip carrier modules with heat sinks attached by flexible-epoxy.
  4. Edwards David Linn ; Iruvanti Sushumna ; Messina Gaetano Paolo ; Sherif Raed A., Flat plate cooling using a thermal paste retainer.
  5. Rostoker Michael D. (San Jose CA) Schneider Mark (San Jose CA) Fulcher Edwin (Palo Alto CA), Heat sink for semiconductor device assembly.
  6. Spaight ; Ronald Neil, Heat transfer mechanism for integrated circuit package.
  7. Murtuza Masood (Sugarland TX) Attarwala Abbas I. (Mountain View CA), Low stress ball grid array package.
  8. Culnane Thomas Moran (Lanesboro PA) Gaynes Michael Anthony (Vestal NY) Seto Ping Kwong (Endicott NY) Shaukatullah Hussain (Endwell NY), Method for attaching heat sinks directly to chip carrier modules using flexible-epoxy.
  9. Kohara Masanobu (Itami JPX) Nakao Shin (Itami JPX) Shibata Hiroshi (Itami JPX), Method of making a dimensionally stable semiconductor device.
  10. McCormick John (Redwood City CA), Multi-layer tab tape having distinct signal, power and ground planes and wafer probe card with multi-layer substrate.
  11. Katchmar Roman (Ottawa CAX), Printed circuit boards and heat sink structures.
  12. Nagesh Voddarahalli K. (20276 Pinntage Pkwy. Cupertino CA 95014) Chen Kim H. (852 Beaver Ct. Fremont CA 94539) Chang Cheng-Cheng (3365 St. Michael St. Palo Alto CA 94306) Afshari Bahram (P.O. Box 866, Reliable low thermal resistance package for high power flip clip ICs.
  13. Hanari Jun (Kawasaki JPX) Miyagi Takeshi (Fujisawa JPX) Matsumoto Kazuhiro (Yokohama JPX) Tohdake Ayako (Tokyo JPX) Fukuoka Yoshitaka (Kawasaki JPX), Wiring substrate.

이 특허를 인용한 특허 (16)

  1. Toy Hilton T. ; Sherif Raed A., Apparatus for controlling thermal interface gap distance.
  2. Schmidt, Chad C; Blanco, Jr., Richard Lidio; Heirich, Douglas L; Hillman, Michael D; Mort, Phillip L; Nigen, Jay S; Tice, Gregory L, Coupling heat sink to integrated circuit chip with thermal interface material.
  3. Chakravorty,Kishore K.; Wermer,Paul H.; Figueroa,David G.; Gupta,Debabrata, Data processing system comprising ceramic/organic hybrid substrate with embedded capacitors.
  4. Hua,Fay, Electromigration barrier layers for solder joints.
  5. Hua,Fay, Electromigration barrier layers for solder joints.
  6. Chakravorty, Kishore K., Electronic assemblies and systems comprising interposer with embedded capacitors.
  7. Chakravorty,Kishore K., Electronic assemblies and systems comprising interposer with embedded capacitors.
  8. Chakravorty, Kishore K.; Wermer, Paul H.; Figueroa, David G.; Gupta, Debabrata, Electronic assemblies comprising ceramic/organic hybrid substrate with embedded capacitors.
  9. Chakravorty, Kishore K.; Wermer, Paul H.; Figueroa, David G.; Gupta, Debabrata, Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture.
  10. Corisis David ; Moden Walter, Heat sink for microchip application.
  11. David Corisis ; Walter Moden, Heat sink for microchip application.
  12. Alagaratnam, Maniam; Desai, Kishor V.; Patel, Sunil A., Interposer for semiconductor package assembly.
  13. Maniam Alagaratnam ; Kishor V. Desai ; Sunil A. Patel, Interposer for semiconductor package assembly.
  14. Reyzin,Ilya; Bhatti,Mohinder Singh; Joshi,Shrikant Mukund, Orientation insensitive multi chamber thermosiphon.
  15. Masuda, Yasushi; Tamura, Akira; Osawa, Satoshi, Socket and device having the socket.
  16. Uzuka, Yoshinori; Suzuki, Masahiro; Nishiyama, Takeshi; Yoshimaru, Masaki; Muraishi, Hirotoshi, Spacer, printed circuit board, and electronic equipment.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로