$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method to improve the adhesion of a molding compound to a semiconductor chip comprised with copper damascene structures 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
출원번호 US-0421511 (1999-10-20)
발명자 / 주소
  • Jang Syun-Ming,TWX
  • Liang Mong-Song,TWX
출원인 / 주소
  • Taiwan Semicondutor Manufacturing Company, TWX
대리인 / 주소
    Saile
인용정보 피인용 횟수 : 14  인용 특허 : 14

초록

A process used to create a non-smooth, top surface topography, for a semiconductor substrate, needed to improve the adhesion between a protective molding compound, and the underlying top surface of the semiconductor substrate, has been developed. The process features the creation of the non-smooth,

대표청구항

[ What is claimed is:] [1.] A method for forming a molding compound on a non-smooth, top surface topography, of a semiconductor substrate, comprising the steps of:forming metal damascene structures, including a wide diameter, metal damascene structure, in an insulator layer, resulting in a smooth, t

이 특허에 인용된 특허 (14)

  1. Cheung Robin W. ; Lin Ming-Ren, Advanced copper interconnect system that is compatible with existing IC wire bonding technology.
  2. Kim Hong-beom,KRX ; Lee Seong-min,KRX, Bonding pad in semiconductor device.
  3. Schnabel Rainer Florian ; Ning Xian J. ; Spuler Bruno, Dual damascene with bond pads.
  4. Joshi Rajiv Vasant ; Reohr William Robert, Embedded thermal conductors for semiconductor chips.
  5. Wollesen Donald L. (Saratoga CA), High conductivity interconnection line.
  6. Wollesen Donald L., Low capacitance interconnection.
  7. Agarwala Birendra N. ; Dalal Hormazdyar M. ; Nguyen Du B. ; Rathore Hazara S., Method for providing electrically fusible links in copper interconnection.
  8. Puntambekar Kumar D. ; Ramanujam K. Y. ; Blount Tom ; Liang Ray, Method of improving adhesion between thin films.
  9. Eskildsen Steven R. (Folsom CA) Golwalkar Suresh V. (Orangevale CA) Barrios Tito (Sacramento CA), Method of producing a scribelined layout structure for plastic encapsulated circuits.
  10. Grill Alfred ; Kotecki David Edward ; Saenger Katherine Lynn, Method, materials, and structures for noble metal electrode contacts to silicon.
  11. Wong George (Singapore SGX), Methods to fabricate large highly reflective metal reflector plates for applications in game chips or similar virtual im.
  12. Doan Trung T. (Boise ID) Yu Chris C. (Boise ID), Multiple step method of chemical-mechanical polishing which minimizes dishing.
  13. Geffken Robert Michael ; Motsiff William Thomas ; Uttecht Ronald R., Personalization structure for semiconductor devices.
  14. Edelstein Daniel C. ; Biery Glenn A., Topography monitor.

이 특허를 인용한 특허 (14)

  1. Mei Sheng Zhou SG; Sangki Hong SG; Simon Chooi SG, Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects.
  2. Lin,Jing Cheng; Peng,Chao Hsien; Shue,Shau Lin; Liang,Mong Song, Atomic layer deposition tantalum nitride layer to improve adhesion between a copper structure and overlying materials.
  3. Wang, Ye, Bond pad structure with dual passivation layers.
  4. Shroff, Mehul; Benard, Gerald G.; Grigg, Philip, Dielectric between metal structures and method therefor.
  5. Farooq, Mukta G.; Griesemer, John A.; Lafontant, Gary; Petrarca, Kevin S.; Volant, Richard P., Enhanced capture pads for through semiconductor vias.
  6. Shroff, Mehul; Benard, Gerald G.; Grigg, Philip, Integrated circuit device having sidewall spacers along conductors.
  7. Cox, J. Neal, Integrated circuit with a recessed conductive layer.
  8. Kawano Masaya,JPX, Method for formation of metal wiring.
  9. Jong Chen TW; Tze-Liang Lee TW; Fan-Keng Yang TW, Method for forming a passivation layer on copper conductive elements.
  10. J. Neal Cox, Method for making integrated circuits.
  11. Nallan, Padmapani, Method of etching a tantalum nitride layer in a high density plasma.
  12. Modak, Anjaneya, Method of making a semiconductor device with aluminum capped copper interconnect pads.
  13. Sunohara,Masahiro; Murayama,Kei; Higashi,Mitsutoshi, Method of production of multilayer circuit board with built-in semiconductor chip.
  14. Usami,Tatsuya, Semiconductor device and manufacturing method thereof.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로