최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0195269 (1998-11-18) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 8 인용 특허 : 4 |
A memory array architecture (which can be used to implement a memory device and other circuits having an embedded memory array) supports multi-data rate operation. The memory device includes at least one memory array and at least one sense amplifier arrays. Each memory array is partitioned into a nu
[ What is claimed is:] [1.] A memory device comprising:at least one memory array, each memory array including a plurality of memory cells and partitioned into a plurality of segments, each segment associated with at least one local I/O line, each local I/O line having a length that is a portion of a
※ AI-Helper는 부적절한 답변을 할 수 있습니다.