최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0015377 (1998-01-29) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 26 인용 특허 : 11 |
Methods and circuitry for implementing output buffers with low voltage CMOS transistors capable of handling signal overshoot and undershoot conditions. The circuit detects the level of the signal at an external terminal and adjusts the voltage at the gate terminals of the output transistors connecti
[ What is claimed is:] [7.] An output buffer circuit comprising:an n-channel pull-down transistor having a first source/drain terminal coupled to an output terminal, a second source/drain terminal coupled to a logic low power supply terminal, and a gate terminal;a feedback circuit coupled between th
※ AI-Helper는 부적절한 답변을 할 수 있습니다.