$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Programmable delay control for sense amplifiers in a memory

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G11C-007/08
출원번호 US-0259454 (1999-03-01)
발명자 / 주소
  • Chang Ray
  • Weier William R.
  • Wong Richard Y.
출원인 / 주소
  • Motorola, Inc.
대리인 / 주소
    Clingan, Jr.
인용정보 피인용 횟수 : 22  인용 특허 : 5

초록

A memory has sense amplifiers that provide data onto a global data lines that are received by secondary amplifiers. The sense amplifiers and the secondary amplifiers are enabled by clocks that are timed by programmable delay circuits. The programmable delays are programmed by delay selection circuit

대표청구항

[ What is claimed is:] [10.] A memory comprising:a plurality of arrays comprised of blocks of memory cells;a plurality of sense amplifiers located within the blocks of memory cells for detecting the logic states of the memory cells and having outputs for providing signals representative of the logic

이 특허에 인용된 특허 (5)

  1. Tsuchida Kenji (Kawasaki JPX) Watanabe Yohji (Kawasaki JPX), Dynamic semiconductor memory device with high-speed serial-accessing column decoder.
  2. Chang Ray ; Weier William R., Dynamic sense amplifier in a memory capable of limiting the voltage swing on high-capacitance global data lines.
  3. Iwakiri, Itsuro; Sato, Shinichiro, Self-refreshing memory with on-chip timer test circuit.
  4. Yukutake Seigou,JPX ; Akioka Takashi,JPX ; Mitsumoto Kinya,JPX ; Nagano Takahiro,JPX ; Maejima Hideo,JPX, Semiconductor device capable of holding signals independent of the pulse width of an external clock and a computer syste.
  5. Chang Ray ; Weier William R. ; Wong Richard Y., Timing control of amplifiers in a memory.

이 특허를 인용한 특허 (22)

  1. Dean Gans ; Eric J. Stave ; Joseph Thomas Pawlowski, Adjustable I/O timing from externally applied voltage.
  2. Romanovskyy, Sergiy, Circuit with remote amplifier.
  3. Park, Taek Seon; Yim, Sung Min, Data output circuit in semiconductor memory device.
  4. Eleyan,Nadeem N.; Levy,Howard L.; Su,Jeffrey Y., Measuring and correcting sense amplifier and memory mismatches using NBTI.
  5. Hunter, Bradford L.; Zhang, Shayan, Memory and method for sensing data in a memory using complementary sensing scheme.
  6. Hunter, Bradford L.; Zhang, Shayan, Memory and method for sensing data in a memory using complementary sensing scheme.
  7. Jung,Tae sung; Song,Won ki, Memory device controls delay time of data input buffer in response to delay control information based on a position of a memory device received from memory controller.
  8. Im, Jae-Hyuk; Do, Chang-Ho, Memory device having function of detecting bit line sense amp mismatch.
  9. Hunter,Bradford L.; Zhang,Shayan, Memory with robust data sensing and method for sensing data.
  10. Abedifard,Ebrahim; Roohparvar,Frankie; Nobunaga,Dean, Method and apparatus using parasitic capacitance for synchronizing signals a device.
  11. Takayanagi,Toshinari, Negative bias temperature instability (NBTI) preconditioning of matched devices.
  12. Ray Chang ; William R. Weier ; Richard Y. Wong, Programmable delay control for sense amplifiers in a memory.
  13. Chan, Yuen H.; Charest, Timothy J.; Rawlins, John R.; Tuminaro, Arthur D.; Wadhwa, Jatinder K.; Wagner, Otto M., Programmable sense amplifier timing generator.
  14. Fagan, John L.; Bossard, Mark, Selectable delay pulse generator.
  15. Kuroda,Naoki; Agata,Masashi, Semiconductor memory device.
  16. Kim, Hyung-Seuk, Semiconductor memory device comprising sense amplifiers configured to stably amplify data.
  17. Lee, Sang-Hee, Semiconductor memory device having bit-line sense amplifier.
  18. Shin, Sang-Woong; Kim, Chul-Soo; Jun, Young-Hyun; Lee, Sang-Bo, Semiconductor memory device having local sense amplifier with on/off control.
  19. Eleyan,Nadeem N.; Levy,Howard L.; Su,Jeffrey Y., Test circuit for measuring sense amplifier and memory mismatches.
  20. Ellis, Wayne F.; Fifield, John A.; Hsu, Louis L., Timing circuit and method for a compilable DRAM.
  21. Hold,Betina, Timing control for sense amplifiers in a memory circuit.
  22. Eleyan, Nadeem N.; Levy, Howard L.; Su, Jeffrey Y., Variable delay compensation for data-dependent mismatch in characteristic of opposing devices of a sense amplifier.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트