$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Electronic circuit bonding interconnect component and flip chip interconnect bond 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
출원번호 US-0111921 (1998-07-08)
발명자 / 주소
  • Lake Rickie C.
  • Tuttle Mark E.
출원인 / 주소
  • Micron Communications, Inc.
대리인 / 주소
    Wells, St. John, Roberts, Gregory & Matkin, P.S.
인용정보 피인용 횟수 : 15  인용 특허 : 8

초록

An inexpensive low contact resistance electrical bonding interconnect having a metal bond pad portion and conductive epoxy portion. The conductive epoxy portion comprises a metal oxide reducing agent for reducing oxides formed before and/or during the fabrication of the bonding interconnect. The bon

대표청구항

[ What is claimed is:] [1.] A method of forming an electrical bonding interconnect to a substrate, comprising:providing an electrically conductive metal contact area on a substrate;oxidizing the metal of the metal contact area to form a metal oxide material;applying an electrically conductive epoxy

이 특허에 인용된 특허 (8)

  1. Cooper John C. (Burke VA), Chemical Bonding Agent for the suppression of “rusty bolt”Intermodulation Interference.
  2. Lieber Clement E. (Yorba Linda CA) Elson Edward E. (Anaheim CA), Comformable intralumen electrodes.
  3. Reele Samuel (Rochester NY) Pian Thomas R. (Rochester NY), Electrode bump for flip chip die attachment.
  4. Kulesza Frank W. (Winchester MA) Estes Richard H. (Pelham NH), Flip chip bonding method using electrically conductive polymer bumps.
  5. Estes Richard H. (Pelham NH) Kulesza Frank W. (Winchester MA), Flip chip technology using electrically conductive polymers and dielectrics.
  6. Doan Trung T. (Boise ID) Tuttle Mark E. (Boise ID), Method to form a low resistant bond pad interconnect.
  7. Lake Rickie C. (Eagle ID) Tuttle Mark E. (Boise ID), Process of manufacturing an electrical bonding interconnect having a metal bond pad portion and having a conductive epox.
  8. Arai Hajime (Itami JPX) Furuta Isao (Itami JPX) Kuroki Hidefumi (Itami JPX) Arima Junichi (Itami JPX) Hirata Yoshihiro (Itami JPX) Harada Shigeru (Itami JPX), Semiconductor device and a method of producing same.

이 특허를 인용한 특허 (15)

  1. Patel Sunil A. ; Chia Chok J. ; Desai Kishor V., Apparatus and method for improving ball joints in semiconductor packages.
  2. Ho, Kwun-Yao; Kung, Moriss, Hybrid interconnect substrate and method of manufacture thereof.
  3. Fee, Setho Sing; Chye, Lim Thiam; Jiang, Tongbi, Integrated circuit packages.
  4. Do, Byung Tai; Shim, Il Kwon; Chow, Seng Guan, Integrated circuit packaging system substrates and method of manufacture thereof.
  5. Fee, Setho Sing; Chye, Lim Thiam; Jiang, Tongbi, Methods of assembling integrated circuit packages.
  6. Fee, Setho Sing; Chye, Lim Thiam; Jiang, Tongbi, Methods of forming integrated circuit packages.
  7. Fee, Setho Sing; Chye, Lim Thiam; Jiang, Tongbi, Methods of forming integrated circuit packages, and methods of assembling integrated circuit packages.
  8. Lee, Hun Teak; Kim, Jong Kook; Kim, ChulSik; Jang, Ki Youn, Semiconductor package system with fine pitch lead fingers and method of manufacturing thereof.
  9. Lee, Hun Teak; Kim, Jong Kook; Kim, ChulSik; Jang, Ki Youn, Semiconductor system with fine pitch lead fingers and method of manufacturing thereof.
  10. Akram, Salman; Wood, Alan G., Under bump metalization pad and solder bump connections.
  11. Akram,Salman; Wood,Alan G., Under bump metallization pad and solder bump connections.
  12. Lee, Hun-Teak; Kim, Jong-Kook; Kim, Chul-Sik; Jang, Ki-Youn; Pendse, Rajendra D., Wire bond interconnection.
  13. Lee, Hun-Teak; Kim, Jong-Kook; Kim, Chul-Sik; Jang, Ki-Youn; Pendse, Rajendra D., Wire bond interconnection and method of manufacture thereof.
  14. Pendse, Rajendra D.; Han, Byung Joon; Lee, Hun Teak, Wire bonding structure and method that eliminates special wire bondable finish and reduces bonding pitch on substrates.
  15. Pendse, Rajendra D.; Han, Byung Joon; Lee, HunTeak, Wire bonding structure and method that eliminates special wire bondable finish and reduces bonding pitch on substrates.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로