$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Output multiplexing implementation for a simultaneous operation flash memory device 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G11C-016/04
출원번호 US-0422199 (1999-10-19)
발명자 / 주소
  • Akaogi Takao
  • Kurihara Kazuhiro
  • Chen Tien-Min
출원인 / 주소
  • Advanced Micro Devices, Inc.
대리인 / 주소
    Brinks Hofer Gilson & Lione
인용정보 피인용 횟수 : 5  인용 특허 : 14

초록

A flash memory chip including a synchronization circuit for multiplexed sense amplifier output signal paths is disclosed. The synchronization circuit includes a signal generator, sense amplifiers and an output multiplexer. The arrival of data from the sense amplifiers to the output multiplexer is eq

대표청구항

[ We claim:] [1.] A flash memory chip comprising:a first bank;a second bank;a signal path synchronization circuit comprising:a latch signal generator;first and second amplifiers coupled with said first and second banks, said first and second amplifiers including:first and second latches coupled with

이 특허에 인용된 특허 (14)

  1. Chevallier Christophe J. ; Lakhani Vinod C., Apparatus and method for selecting data bits read from a multistate memory.
  2. Chen Johnny C. ; Chang Chung K. ; Kuo Tiao-Hua ; Akaogi Takao, Bank architecture for a non-volatile memory enabling simultaneous reading and writing.
  3. Van Buskirk Michael A. (San Jose CA) Chen Johnny C. (Cupertino CA) Chang Chung K. (Sunnyvale CA) Cleveland Lee E. (Santa Clara CA) Montalvo Antonio (Raleigh NC), Drain power supply.
  4. Ong Adrian ; Zagar Paul S. ; Manning Troy ; Keeth Brent ; Waller Ken, Dynamic random-access memory having a hierarchical data path.
  5. Cleveland Lee E. ; Chen Johnny C., Fast 3-state booster-circuit.
  6. Thummalapally Damodar Reddy ; Ray Abhijit, Flash memory architecture that utilizes a time-shared address bus scheme and separate memory cell access paths for simultaneous read/write operations.
  7. Lee Kang W., High-speed programmable read only memory.
  8. Chang Chung K. (Sunnyvale CA) Chen Johnny C. (Cupertino CA) Cleveland Lee E. (Santa Clara CA), Low supply voltage negative charge pump.
  9. Kuo Tiao-Hua ; Kasa Yasushi ; Leong Nancy ; Chen Johnny ; Van Buskirk Michael, Memory address decoding circuit for a simultaneous operation flash memory device with a flexible bank partition architecture.
  10. Van Buskirk Michael A., Non-volatile memory array that enables simultaneous read and write operations.
  11. Chen Johnny C. ; Chang Chung K., Non-volatile memory enabling simultaneous reading and writing by time multiplexing a decode path.
  12. Trimberger Stephen M. ; Carberry Richard A. ; Johnson Robert Anders ; Wong Jennifer, Programmable logic device including configuration data or user data memory slices.
  13. Lawrence Archer R. ; Little Jack C., Synchronous memory test method.
  14. Van Buskirk Michael A. (San Jose CA) Chen Johnny C. (Cupertino CA) Chang Chung K. (Sunnyvale CA) Cleveland Lee E. (Santa Clara CA) Montalvo Antonio (Raleigh NC), VPP power supply having a regulator circuit for controlling a regulated positive potential.

이 특허를 인용한 특허 (5)

  1. Perego, Richard E.; Ware, Frederick A., Early read after write operation memory device, system and method.
  2. Perego, Richard E; Ware, Frederick A, Early read after write operation memory device, system and method.
  3. Perego, Richard E; Ware, Frederick A, Early read after write operation memory device, system and method.
  4. Pekny,Theodore T., Low voltage sense amplifier for operation under a reduced bit line bias voltage.
  5. Yoshihisa Iwata JP; Hideko Oodaira JP, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, METHOD OF INVESTIGATING CAUSE OF FAILURE OCCURRING IN SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND METHOD OF VERIFYING OPERATION OF SEMICONDUCTOR INTEGRATED CI.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로