최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0358985 (1999-07-22) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 47 인용 특허 : 4 |
A method for reducing the capacitive coupling of an inductor on an integrated circuit chip is described. The method forms the inductor over an accumulation of dielectric layers used elsewhere in the integrated circuit. In addition two back-to-back reversed p/n junctions are formed within the silicon
[ What is claimed is:] [1.] A method for forming an inductor on a silicon wafer substrate comprising the steps of:(a) providing a silicon wafer of a first conductivity type;(b) patterning a first photoresist layer to define a first opening in a region of said wafer whereover an inductor is to be for
※ AI-Helper는 부적절한 답변을 할 수 있습니다.