$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Process for programming PLDs and embedded non-volatile memories 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-017/50
  • H03K-017/693
출원번호 US-0996530 (1997-12-23)
발명자 / 주소
  • Allen Ernest
출원인 / 주소
  • Lattice Semiconductor Corporation
대리인 / 주소
    Skjerven Morrill MacPherson LLP.Kwok
인용정보 피인용 횟수 : 1  인용 특허 : 12

초록

A process for efficiently programming a programmable logic device (PLD) is provided. A basis set for a desired matrix of programming pattern ("pattern matrix") is a set of row patterns from which all the row patterns of the pattern matrix can be derived by applying a Boolean operation on two or more

대표청구항

[ What is claimed is:] [1.] A process for programming a programmable logic device (PLD) with a plurality of row patterns, the process comprising the steps of:finding a basis set for the row patterns using Boolean operations, the basis set including a plurality of patterns selected such that each of

이 특허에 인용된 특허 (12)

  1. Britton Barry K. (Schnecksville PA) Leung Wai-Bor (Wescosville PA), Apparatus and method to improve programming speed of field programmable gate arrays.
  2. Tang Howard (San Jose CA) Tsui Cyrus (Vancouver WA), Arrangement for parallel programming of in-system programmable IC logical devices.
  3. Belkhale Krishna ; Roy Sumit ; Varma Devadas, Cluster matching for circuit implementation.
  4. Casselman Steven M., Computer with programmable arrays which are reconfigurable in response to instructions to be executed.
  5. Casselman Steven Mark (Reseda CA), FPGA virtual computer for executing a sequence of program instructions by successively reconfiguring a group of FPGA in.
  6. Kean Thomas A.,GB6, Hierarchically connectable configurable cellular array.
  7. Brice Jean M. (Grenoble FRX), Integrated logic network with simplified programming.
  8. Trimberger Stephen M. (San Jose CA), Method for programming an FPLD using a library-based technology mapping algorithm.
  9. Tang Howard Y. M. (San Jose CA), Method for simultaneous programming of in-system programmable integrated circuits.
  10. Suzuki Hiroaki (Yokohama JPX), Programmable logic circuit.
  11. Cox William D. (San Jose CA) Lehmann Eric E. (San Francisco CA) Lulla Mukesh T. (Santa Clara CA) Nathamuni Venkatesh R. (San Jose CA), Select set-based technology mapping method and apparatus.
  12. Cliff Richard G. (Milpitas CA) Reddy Srinivas T. (Santa Clara CA) Veenstra Kerry (San Jose CA) Papaliolios Andreas (Sunnyvale CA) Sung Chiakang (Milpitas CA) Terrill Richard S. (Santa Clara CA) Raman, Techniques for programming programmable logic array devices.

이 특허를 인용한 특허 (1)

  1. Moore, Michael T., Method and apparatus for multiple boot-up functionalities for a programmable logic device (PLD).
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로