$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor memory having a restore voltage control circuit 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G11C-007/08
출원번호 US-0372518 (1999-08-11)
우선권정보 JP0228059 (1998-08-12)
발명자 / 주소
  • Higashi Tetsunori,JPX
출원인 / 주소
  • NEC Corporation, JPX
대리인 / 주소
    Walker
인용정보 피인용 횟수 : 10  인용 특허 : 3

초록

According to disclosed embodiments, a semiconductor memory (100) can include a restore voltage control circuit (106) that can supply a first internal voltage V.sub.INT that is lower than an external power supply voltage Vcc, a second internal voltage V.sub.INTS 1 that is lower than the first interna

대표청구항

[ What is claimed is:] [1.] In a semiconductor memory that includes a plurality of memory cells arranged into matrix, the memory cells being situated at the vicinity of intersections of word lines and at least one bit line, and a sense amplifier that can receive voltages to read storage contents of

이 특허에 인용된 특허 (3)

  1. Nakamura Shigeichi (Tokyo JPX) Yamashita Yujiro (Yokohama JPX) Inoue Makoto (Yokohama JPX) Sato Seiichi (Tokyo JPX), Clamping circuit for CMOS-input-type IC and power switching circuit.
  2. Chung Jinyong ; Li Li-Chun ; Young Pochung, Data line bias circuit.
  3. Yamagata Tadato (Hyogo JPX) Miyamoto Hiroshi (Hyogo JPX) Yamada Michihiro (Hyogo JPX) Mori Shigeru (Hyogo JPX) Aono Tetsuya (Hyogo JPX), Dynamic random access memory device with internal refresh.

이 특허를 인용한 특허 (10)

  1. Pan, Feng; Pham, Trung, Apparatus for controlling bitline bias voltage.
  2. McElroy, David J.; Casper, Stephen L., Bias sensing in DRAM sense amplifiers.
  3. Casper,Stephen L; McElroy,David J, Bias sensing in DRAM sense amplifiers through coupling and decoupling device.
  4. McElroy, David J.; Casper, Stephen L., Bias sensing in DRAM sense amplifiers through voltage-coupling/decoupling device.
  5. McElroy, David J; Casper, Stephen L, Bias sensing in sense amplifiers through a voltage-coupling/decoupling device.
  6. Kushnarenko, Alexander, Control circuit for selecting the greater of two voltage signals.
  7. Kirsch, Howard C., Method and system for accelerating coupling of digital signals.
  8. Kirsch, Howard C., Method and system for accelerating coupling of digital signals.
  9. McElroy, David J.; Casper, Stephen L., Methods for bias sensing in DRAM sense amplifiers through voltage-coupling/decoupling devices.
  10. Lung T. Tran ; Manish Sharma, Write pulse limiting for worm storage device.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로