$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Forward biased MOS circuits 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03K-003/01
출원번호 US-0880047 (1997-06-20)
발명자 / 주소
  • De Vivek K.
출원인 / 주소
  • Intel Corporation
대리인 / 주소
    Aldous
인용정보 피인용 횟수 : 18  인용 특허 : 12

초록

The present invention includes a semiconductor circuit including one or more transistors each having a body and one or more a variable voltage source to selectively provide a forward bias to the bodies at certain times and to provide a non-forward bias to the body at other times. The semiconductor c

대표청구항

[ What is claimed is:] [1.] A semiconductor circuit, comprising:a functional unit block including transistors having a body and a gate; andvoltage control circuitry to control through the bodies of the transistors whether the transistors are in an active mode in which all the transistors in the func

이 특허에 인용된 특허 (12)

  1. Choi Jin Kook,KRX, Circuit for controlling the threshold voltage in a semiconductor device.
  2. Hu Chenming (Alamo CA) Ko Ping K. (Richmond CA) Assaderaghi Fariborz (Berkeley CA) Parke Stephen (Poughkeepsie NY), Dynamic threshold voltage mosfet having gate to body connection for ultra-low voltage operation.
  3. Williams Richard K. (Cupertino CA), Four-terminal power MOSFET switch having reduced threshold voltage and on-resistance.
  4. Williams Richard K. (Cupertino CA) Blattner Robert G. (Cupertino CA), Low-side bidirectional battery disconnect switch.
  5. Rastegar Bahador (Austin TX) Slemmer William C. (Dallas TX), Output driver circuit with body bias control for multiple power supply operation.
  6. Gitlin Daniel ; Li Sheau-Suey ; Voogel Martin L. ; Zhao Tiemin, Pass gate circuit with body bias control.
  7. Takata Akira (Toyonaka JPX) Matsuoka Shigeki (Toyonaka JPX), Power supply switching circuit.
  8. Itoh Kiyoo,JPX ; Mizuno Hiroyuki,JPX, Semiconductor device capable of operating stably with reduced power consumption.
  9. Yamaguchi Yasuo (Hyogo-ken JPX) Nishimura Tadashi (Hyogo-ken JPX), Semiconductor device with improved substrate bias voltage generating circuit.
  10. Hirayama Takeshi (Tokyo JPX) Fukuma Masao (Tokyo JPX), Semiconductor integrated circuit incorporated with substrate bias control circuit.
  11. Arimoto Kazutami (Itami JPX) Tsukude Masaki (Itami JPX), Switched substrate bias for MOS-DRAM circuits.
  12. Arakawa Hideki (Kanagawa JPX), Voltage booster circuit.

이 특허를 인용한 특허 (18)

  1. Murden, Franklin M.; Yetis, Ege, Amplifier structures that enhance transient currents and signal swing.
  2. Lue, Hang-Ting; Yeh, Teng-Hao, Antenna effect discharge circuit and manufacturing method.
  3. Tschanz, James W.; Narendra, Siva G.; De, Vivek K., Body bias using scan chains.
  4. Dong-Hyun Seo KR; Hong-Bae Park KR, Electrostatic discharge protecting circuit for semiconductor device.
  5. Dabral, Sanjay, Enhanced conductivity body biased PMOS driver.
  6. Dabral, Sanjay, Enhanced conductivity body biased PMOS driver.
  7. Chang,Yaowen; Lu,Taocheng, Low voltage CMOS structure with dynamic threshold voltage.
  8. Das, Koushik K.; Brown, Richard B., Low-leakage integrated circuits and dynamic logic circuits.
  9. Huang,Jen Ren; Chou,Min Hung; Shih,Yi Chun, Method and apparatus for passing charge from word lines during manufacture.
  10. Fechner, Paul S., Method for digital programmable optimization of mixed-signal circuits.
  11. Franch, Robert L.; Jenkins, Keith A., On chip temperature measuring and monitoring circuit and method.
  12. Franch,Robert L.; Jenkins,Keith A., On chip temperature measuring and monitoring circuit and method.
  13. Franch,Robert L.; Jenkins,Keith A., On chip temperature measuring and monitoring circuit and method.
  14. Franch, Robert L.; Jenkins, Keith A., On chip temperature measuring and monitoring method.
  15. Franch, Robert L.; Jenkins, Keith A., On chip temperature measuring and monitoring method.
  16. Chou,Ming Hung; Chen,Tu Shun; Huang,Smile, Plasma damage protection circuit for a semiconductor device.
  17. Tschanz, James W.; Ye, Yibin; Narendra, Siva G.; De, Vivek K., System using body-biased sleep transistors to reduce leakage power while minimizing performance penalties and noise.
  18. Anderson, Jeremy R.; Narendra, Siva G.; De, Vivek K., Voltage buffer.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로