최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0701236 (1996-08-22) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 202 인용 특허 : 36 |
Techniques for scaling of a model design to provide a scaled design are described whereby parameters of a model design such as size, circuit complexity, interconnection density, number of I/O connections, etc., can be scaled to produce a scaled version of the design. The scaling techniques employ mu
[ What is claimed is:] [1.]1. A method for creating a physical circuit design from a high-level design, comprising the steps of:planning an initial design for a plurality of hierarchical entities according to a predetermined set of design constraints;revising the initial design by apportioning place
※ AI-Helper는 부적절한 답변을 할 수 있습니다.